Item type |
SIG Technical Reports(1) |
公開日 |
2018-07-23 |
タイトル |
|
|
タイトル |
マルチベクトルコアプロセッサの共有キャッシュ構成に関する一検討 |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
メモリシステム |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
東北大学 |
著者所属 |
|
|
|
東北大学 |
著者所属 |
|
|
|
東北大学 |
著者所属 |
|
|
|
東北大学 |
著者所属 |
|
|
|
東北大学 |
著者所属(英) |
|
|
|
en |
|
|
Tohoku University |
著者所属(英) |
|
|
|
en |
|
|
Tohoku University |
著者所属(英) |
|
|
|
en |
|
|
Tohoku University |
著者所属(英) |
|
|
|
en |
|
|
Tohoku University |
著者所属(英) |
|
|
|
en |
|
|
Tohoku University |
著者名 |
高屋敷, 光
佐藤, 雅之
小松, 一彦
江川, 隆輔
小林, 広明
|
著者名(英) |
Hikaru, Takayashiki
Masayuki, Sato
Kazuhiko, Komatsu
Ryusuke, Egawa
Hiroaki, Kobayashi
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本報告では,将来のベクトルプロセッサにおいてもコア数が増大することを見据え,高いメモリ性能要求に応えられるキャッシュ構成を検討する.コア数の増加に伴い増加するコンフリクトミスの削減を目的に,ハッシュ関数を用いてインデックスを取得する Skewed Cache 構成とその置換ポリシに着目し,マルチベクトルコアプロセッサにおける有用性を評価した.評価結果から,Skewed Cache 構成ではステンシル計算において理論値とほぼ同等のヒット率が得られることを明らかにした. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
書誌情報 |
研究報告システム・アーキテクチャ(ARC)
巻 2018-ARC-232,
号 6,
p. 1-9,
発行日 2018-07-23
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |