| Item type |
SIG Technical Reports(1) |
| 公開日 |
2018-06-07 |
| タイトル |
|
|
タイトル |
競合アクセスを投機的に許可するトランザクショナルメモリの検討 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
メモリサブシステム |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属 |
|
|
|
名古屋大学 |
| 著者所属 |
|
|
|
国立情報学研究所 |
| 著者所属 |
|
|
|
名古屋工業大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya University |
| 著者所属(英) |
|
|
|
en |
|
|
National Institute of Informatics |
| 著者所属(英) |
|
|
|
en |
|
|
Nagoya Institute of Technology |
| 著者名 |
多治見, 知紀
林, 昌樹
二間瀬, 悠希
塩谷, 亮太
五島, 正裕
津邑, 公暁
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
マルチコア環境では一般に，ロックを用いて共有変数へのアクセスを調停する．しかし，ロックにはデッドロックの発生や並列度の低下などの問題があるため，ロックを使用しない並行性制御機構として，トランザクショナルメモリ （TM） が提案されている．この機構をハードウェア上に実装したハードウェア ・ トランザクショナルメモリ （HTM） では，トランザクション （Tx） を投機的に並列実行することで，ロックに比べ並列度が向上する．しかし，HTM では同一共有変数へのアクセスが頻発すると性能が低下してしまうため，アクセス競合を極力回避する必要がある．一般に Tx には，ある共有変数に対する read ・ write アクセスが完了した後にも，コミットまで長時間処理が継続するものがある．このような場合，当該 Tx においてその変数に再度アクセスしないにも関わらず，当該変数に対する他スレッドによるアクセスは競合として検出され，並列性が損なわれてしまう．本稿では，Tx 内でアクセス済みの共有変数に対し，Tx をコミットする前であっても他のスレッドによる read および write アクセスを投機的に許可するスケジューリング手法を提案し，それに伴うコヒーレンシ制御について議論する． 提案手法を LogTM に実装し評価を行った結果，平均 63.6%，最大 38.8% の性能向上を達成した． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
研究報告システム・アーキテクチャ（ARC）
巻 2018-ARC-231,
号 7,
p. 1-9,
発行日 2018-06-07
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ARC18231007.pdf (2.6 MB)
