ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2018
  4. 2018-SLDM-183

組込みリアルタイム処理用IO Coreプロセッサのコンテキストキャッシュの設計

https://ipsj.ixsq.nii.ac.jp/records/186510
https://ipsj.ixsq.nii.ac.jp/records/186510
c4ba1f34-5b4e-475d-8670-7d76e73d7b4d
名前 / ファイル ライセンス アクション
IPSJ-SLDM18183040.pdf IPSJ-SLDM18183040.pdf (510.2 kB)
Copyright (c) 2018 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2018-02-28
タイトル
タイトル 組込みリアルタイム処理用IO Coreプロセッサのコンテキストキャッシュの設計
タイトル
言語 en
タイトル Design of Context Cache on IC Core Processor for Embedded Real-Time Systems
言語
言語 jpn
キーワード
主題Scheme Other
主題 組み込み
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
慶應義塾大学
著者所属
慶應義塾大学
著者所属
慶應義塾大学
著者所属(英)
en
Keio University
著者所属(英)
en
Keio University
著者所属(英)
en
Keio University
著者名 原村, 颯

× 原村, 颯

原村, 颯

Search repository
宍戸, 開

× 宍戸, 開

宍戸, 開

Search repository
山崎, 信行

× 山崎, 信行

山崎, 信行

Search repository
著者名(英) So, Haramura

× So, Haramura

en So, Haramura

Search repository
Haruki, Shishido

× Haruki, Shishido

en Haruki, Shishido

Search repository
Nobuyuki, Yamasaki

× Nobuyuki, Yamasaki

en Nobuyuki, Yamasaki

Search repository
論文抄録
内容記述タイプ Other
内容記述 組込みリアルタイムシステムでは,時間制約を守りながらタスクを実行する必要がある.しかし,組込みプロサッサは汎用プロセッサと比べクロック周波数が低く,既存のコンテキストスイッチにおいて時間がかかる.組込みリアルタイム向けプロセッサとして研究開発されている RMTP は,コンテキストスイッチを行うハードウェア機構であるコンテキストキヤシュが設計されており,主記憶へのロードやストアを行わず,4 クロックサイクルでコンテキストスイッチが可能である.一方,RMTP の I / O 制御を行うために研究開発されている IO Core プロセッサは,コンテキストキャッシュが設計されていないためにリアルタイム性に課題が残っている.本論文では,IO Core プロセッサにコンテキストキャッシュの設計を行う.評価において,コンテキストスイッチに要するクロックサイクルと時間が削減できたことを示す.
論文抄録(英)
内容記述タイプ Other
内容記述 It is commonly thought that context switch takes thousands of clock cycles. However, embedded processor takes longer overhead of context switch than general purpose processor. To determine weather reduce clock cycles for context switch, here we design a hardware mechanism that can perform context switch on 10 Core processor. New designed 10 Core takes only 4 clock cycles for context switch. Compare with used design, we measured higher CPU utilization and less task jitter. These result shows that context cache helps their schedulability. This investigation provide efficient mechanism to reduce context switch overhead for embedded real-time processor.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2018-SLDM-183, 号 40, p. 1-5, 発行日 2018-02-28
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-20 02:34:46.256808
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3