WEKO3
アイテム
LSIの配線問題 -DAシンポジウムの配線問題解法コンテスト-：2．機械学習とFPGAを用いた配線問題解法への取り組み
https://ipsj.ixsq.nii.ac.jp/records/185698
https://ipsj.ixsq.nii.ac.jp/records/185698aa93259f-59ea-4d55-bb50-1e072d260ff4
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-MGN590305.pdf (737.1 kB)
|
Copyright (c) 2018 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Magazine(1) | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2018-02-15 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | LSIの配線問題 -DAシンポジウムの配線問題解法コンテスト-：2．機械学習とFPGAを用いた配線問題解法への取り組み | |||||||||||||
| タイトル | ||||||||||||||
| 言語 | en | |||||||||||||
| タイトル | LSI Routing Problem - Routing Problem Solver Contest at DA Symposium -：2. An Efficient Solver for LSI Routing based on Machine Learning and FPGA | |||||||||||||
| 言語 | ||||||||||||||
| 言語 | jpn | |||||||||||||
| キーワード | ||||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | 小特集 | |||||||||||||
| 資源タイプ | ||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||||||
| 資源タイプ | article | |||||||||||||
| 著者所属 | ||||||||||||||
| 早稲田大学 | ||||||||||||||
| 著者所属 | ||||||||||||||
| 早稲田大学 | ||||||||||||||
| 著者所属 | ||||||||||||||
| 早稲田大学 | ||||||||||||||
| 著者所属 | ||||||||||||||
| 早稲田大学 | ||||||||||||||
| 著者所属(英) | ||||||||||||||
| en | ||||||||||||||
| Waseda Univ. | ||||||||||||||
| 著者所属(英) | ||||||||||||||
| en | ||||||||||||||
| Waseda Univ. | ||||||||||||||
| 著者所属(英) | ||||||||||||||
| en | ||||||||||||||
| Waseda Univ. | ||||||||||||||
| 著者所属(英) | ||||||||||||||
| en | ||||||||||||||
| Waseda Univ. | ||||||||||||||
| 著者名 |
川村, 一志
× 川村, 一志
× 長谷川, 健人
× 多和田, 雅師
× 戸川, 望
|
|||||||||||||
| 著者名(英) |
KAWAMURA, Kazushi
× KAWAMURA, Kazushi
× HASEGAWA, Kento
× TAWADA, Masashi
× TOGAWA, Nozomu
|
|||||||||||||
| 論文抄録 | ||||||||||||||
| 内容記述タイプ | Other | |||||||||||||
| 内容記述 | 本稿では，LSI配線問題への取り組みとして，機械学習を活用した2次元及び3次元の配線手法を解説する．2次元配線問題に対しては，機械学習を用いて過去の配線パターンを反映するような解をあらかじめ生成し，解空間を限定する．3次元配線問題に対しては，各端子を結ぶ配線が通過するビアを機械学習によりあらかじめ予測し，解空間を限定する．与えられた配線問題の解空間を限定することでその後のルーティングを効率よく実行可能である．さらに，本稿の後半では，筆者らが構築したFPGAを用いた配線問題解法システムを紹介する．配線手法を8台のFPGAに実装し，並列実行させた結果，CPU上での実行と比較して最大82倍の高速化が達成されている | |||||||||||||
| 書誌レコードID | ||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||
| 収録物識別子 | AN00116625 | |||||||||||||
| 書誌情報 |
情報処理 巻 59, 号 3, p. 228-231, 発行日 2018-02-15 |
|||||||||||||
| 出版者 | ||||||||||||||
| 言語 | ja | |||||||||||||
| 出版者 | 情報処理学会 | |||||||||||||
