WEKO3
アイテム
動的命令解析に基づく多重再利用および並列事前実行
https://ipsj.ixsq.nii.ac.jp/records/18555
https://ipsj.ixsq.nii.ac.jp/records/18555a422211b-b093-4172-97a3-fd53b73598ab
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-TACS4410002.pdf (882.9 kB)
|
Copyright (c) 2003 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Trans(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2003-07-15 | |||||||
| タイトル | ||||||||
| タイトル | 動的命令解析に基づく多重再利用および並列事前実行 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Multilevel Reuse and Parallel Precomputation Based on Dynamic Instruction Analysis | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | アーキテクチャとシステムソフトウェア | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 京都大学／科学技術振興事業団さきがけ研究21 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University/PRESTO, JST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者名 |
中島, 康彦
津邑公暁
五島, 正裕
森, 眞一郎
富田, 眞治
× 中島, 康彦 津邑公暁 五島, 正裕 森, 眞一郎 富田, 眞治
|
|||||||
| 著者名(英) |
Yasuhiko, Nakashima
Tomoaki, Tsumura
Masahiro, Goshima
Shinichiro, Mori
Shinji, Tomita
× Yasuhiko, Nakashima Tomoaki, Tsumura Masahiro, Goshima Shinichiro, Mori Shinji, Tomita
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 関数およびループ構造に対して，多重再利用や並列事前実行を適用することにより，SPARC Application Binary Interface に従って作成されたプログラムを高速化する手法を提案する．本提案の特長は，コンパイラによる専用命令の埋め込みを必要とせず，実行時に命令を解析することにより関数およびループの多重構造を検出して高速化を図る点にある．Stanford-Integer では最大75%，SPEC95では最大45%のサイクル数を削減できることを示す． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper proposes a speed-up technique introducing multilevel reuse and parallel precomputation of functions and loops. We assume the target load modules obey SPARC application binary interface. The major point of this proposal is to detect the multilevel structure of functions and loops dynamically without any additional instructions controlled by the compiler. We show the maximum ratio of eliminated cycle reaches to 75% against Stanford-Integer and 45% against SPEC95 benchmark programs respectively. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11833852 | |||||||
| 書誌情報 |
情報処理学会論文誌コンピューティングシステム（ACS） 巻 44, 号 SIG10(ACS2), p. 1-16, 発行日 2003-07-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7829 | |||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
