命令レベルシミュレーションによるSSS型MIN方式の評価

• Item type: Trans(1)
• 公開日: 2003-08-15
• タイトル: 命令レベルシミュレーションによるSSS型MIN方式の評価
• タイトル / 言語: en
• タイトル: The Evaluation of SSS - MIN by an Instruction Level Simulator
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: インタコネクションネットワーク
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 慶應大学理工学部
• 著者所属: 慶應大学理工学部／現在，特許庁
• 著者所属: 慶應大学理工学部／現在，キヤノン株式会社
• 著者所属: 慶應大学理工学部
• 著者所属: 東京工科大学工学部
• 著者所属: 慶應大学理工学部
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University/Presently with Japan Patent Office
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University/Presently with Canon Inc.
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): School of Engineering, Tokyo University of Technology
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者名: 田辺, 靖貴; 緑川, 隆; 白石, 大介; 茂野, 真義; 塙, 敏博; 天野, 英晴
• 著者名(英): Yasuki, Tanabe; Takashi, Midorikawa; Daisuke, Shiraishi; Masayoshi, Shigeno; Toshihiro, Hanawa; Hideharu, Amano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: SSS型MINは，パケットを同期入力してWormhole転送することによって高速転送を実現するスイッチアーキテクチャである．転送バンド幅を上げるために，3次元構造を持つ多重出力可能なPBSF（Piled Banyan Switching Fabrics），キャッシュの実装のため，キャッシュ制御パケットを転送するネットワークMINC（MIN with Cache coherent mechanism）の提案を行い，マルチプロセッサプロトタイプSNAIL-2を実装して性能を評価してきた．本報告では，このSNAIL-2の命令レベルシミュレータを利用し，PBSFとMINCの評価を行った．その結果，PBSFトポロジのSSS型MINは通過率に優れ，レイテンシを抑えることにより優れた性能を持つことを示した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Simple Serial Synchronized Multi-stage Interconnection Network (SSS-MIN) is a high speed switch architecture which transfers synchronized serial packets like the wormhole manner through switching elements. In order to enhance its bandwidth, Piled Banyan Switching Fabrics (PBSF) which provides multiple-outlet was proposed, and for providing a private cache mechanism, MIN with Cache coherent Mechanism (MINC) is also attached. A prototype multiprocessor SNAIL-2 was developed using these techniques and evaluated. However, evaluation with such a real machine is severely restricted, since the performance of CPU, size and structure cannot be changed. In this report, an instruction level simulator of SNAIL-2 is developed using a simulator development environment ISIS, and various aspects of the machine are evaluated. The results show the throughput of PBSF is sufficient and the performance can be significantly improved by reducing its latency. And Effectiveness of the cache control mechanism by the MINC is also demonstrated.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 44, 号 SIG11(ACS3), p. 169-179, 発行日 2003-08-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会