同期FIFOのFPGAベンダ非依存記述と高速化設計

• Item type: SIG Technical Reports(1)
• 公開日: 2015-01-22
• タイトル: 同期FIFOのFPGAベンダ非依存記述と高速化設計
• タイトル / 言語: en
• タイトル: FPGA-Vendor-Independent Descriptions and Designs of Synchronous FIFOs
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: FPGA応用システム
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 立命館大学理工学部電子情報工学科／大学院理工学研究科電子システム専攻
• 著者所属(英): en
• 著者所属(英): College of Science & Engineering / Graduate School of Science & Engineering, Ritsumeikan University
• 著者名: 泉, 知論
• 著者名(英): Tomonori, Izumi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 開発の効率化には設計資産の再利用 （ライブラリ化） が不可欠である．FPGA ベンダ各社が競い合ってより良いライブラリを開発提供しているが，一方でユーザはベンダに依存した設計を強いられる．本稿では，ストリーム型のデータ処理で多用される同期 FIFO について，FPGA ベンダに依存せず利用できる記述を検討する．ストリーミング型のデータ処理で主な性能要件となるスループットを重視し，小容量 1τFIFO，大容量 2τFIFO，大容量 1τFIFO をライブラリ化設計した．これらの回路は Verilog HDL で記述されており，十分に小さく高速で，記述 （ソースコード） に一切の変更を必要とせず多種多様なプラットフォームに展開できる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Although reuse of source code is inevitable for design efficiency, a module library provided from an FPGA vendor forces a designer to describe a vendor-specialized code and the code is not compatible to another vendor's FPGA. This manuscript presents a design of synchronous FIFO where the description is independent from FPGA vendors. Three types of FIFOs are presented, a small high-speed FIFO, a large FIFO, and a large high-speed FIFO. The proposed FIFO achieves the throughput of 1 cycle per 1 data. The synthesis report shows the design efficiently uses utilizing on-chip block RAMs and small enough. Prototypes both of Xilinx and Altera demonstrate the vendor-independent implementation of the code.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2015-SLDM-169, 号 38, p. 1-4, 発行日 2015-01-22
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会