WEKO3
アイテム
並列事前実行機構における主記憶値テストの高速化
https://ipsj.ixsq.nii.ac.jp/records/18519
https://ipsj.ixsq.nii.ac.jp/records/18519b8e23a78-c9d2-4faa-80cb-cfd62c8b50a5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-TACS4501005.pdf (645.8 kB)
|
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Trans(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2004-01-15 | |||||||
| タイトル | ||||||||
| タイトル | 並列事前実行機構における主記憶値テストの高速化 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Fast Reuse Test of the Memory Values on Parallel Early Computation | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | プロセッサアーキテクチャ | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学／科学技術振興機構さきがけ研究21 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University/PRESTO, JST | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者名 |
津邑公暁
中島, 康彦
五島, 正裕
森, 眞一郎
富田, 眞治
× 津邑公暁 中島, 康彦 五島, 正裕 森, 眞一郎 富田, 眞治
|
|||||||
| 著者名(英) |
Tomoaki, Tsumura
Yasuhiko, Nakashima
Masahiro, Goshima
Shin-Ichiro, Mori
Shinji, Tomita
× Tomoaki, Tsumura Yasuhiko, Nakashima Masahiro, Goshima Shin-Ichiro, Mori Shinji, Tomita
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 区間再利用に並列事前実行を組み合わせた，非対称な投機的マルチスレッディング機構を提案する．投機実行スレッドが参照する主記憶位置が通常実行スレッドにより書き換えられた場合，書き換えられたアドレスを記録しておくことで，通常実行による再利用時に最低限必要な主記憶入力値のみを比較することが可能となり，オーバヘッドが削減できることを示す．SPEC95を用いた評価では，最大55%，平均でもSPECintで約20%，SPECfpで約35%のサイクル数を削減することができ，いずれも，投機実行の無効化などの既存手法よりも良好な結果となった． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper proposes an asymmetrical speculative multithreading with region reuse and parallel early computation. Comparing only the location which may be overridden by nonspeculative store, we can reduce the overhead of reuse test of the memory values. It corresponds that the non-speculative store marks the address in reuse buffer that refers the same address. We show the maximum ratio of eliminated cycle reaches to 55%, and the average one reaches to 20% against SPECint95 benchmark programs and 35% against SPECfp95. These results are better than using existing methods such as invalidation. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11833852 | |||||||
| 書誌情報 |
情報処理学会論文誌コンピューティングシステム（ACS） 巻 45, 号 SIG01(ACS4), p. 31-42, 発行日 2004-01-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7829 | |||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
