ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システムとLSIの設計技術(SLDM)
  3. 2015
  4. 2015-SLDM-169

予測残差長の偏りを利用した小面積帯域圧縮ハードウェアの提案

https://ipsj.ixsq.nii.ac.jp/records/185181
https://ipsj.ixsq.nii.ac.jp/records/185181
6513cdc6-a8a5-4352-baa4-b417ede77342
名前 / ファイル ライセンス アクション
IPSJ-SLDM15169014.pdf IPSJ-SLDM15169014.pdf (786.0 kB)
Copyright (c) 2015 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
SLDM:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2015-01-22
タイトル
タイトル 予測残差長の偏りを利用した小面積帯域圧縮ハードウェアの提案
タイトル
言語 en
タイトル Small Bandwidth Compression Hardware Exploited Distribution of Length of Prediction Residual
言語
言語 jpn
キーワード
主題Scheme Other
主題 FPGA応用
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
東北大学大学院情報科学研究科
著者所属
東北大学大学院情報科学研究科
著者所属
東北大学大学院情報科学研究科
著者所属
東北大学大学院情報科学研究科
著者所属(英)
en
Graduate School of Information Sciences, Tohoku University
著者所属(英)
en
Graduate School of Information Sciences, Tohoku University
著者所属(英)
en
Graduate School of Information Sciences, Tohoku University
著者所属(英)
en
Graduate School of Information Sciences, Tohoku University
著者名 上野, 知洋

× 上野, 知洋

上野, 知洋

Search repository
伊藤, 涼

× 伊藤, 涼

伊藤, 涼

Search repository
佐野, 健太郎

× 佐野, 健太郎

佐野, 健太郎

Search repository
山本, 悟

× 山本, 悟

山本, 悟

Search repository
著者名(英) Tomohiro, Ueno

× Tomohiro, Ueno

en Tomohiro, Ueno

Search repository
Ryo, Ito

× Ryo, Ito

en Ryo, Ito

Search repository
Kentaro, Sano

× Kentaro, Sano

en Kentaro, Sano

Search repository
Satoru, Yamamoto

× Satoru, Yamamoto

en Satoru, Yamamoto

Search repository
論文抄録
内容記述タイプ Other
内容記述 本稿では,ハードウェアによる数値計算を高性能化する,帯域圧縮のための小面積データ圧縮ハードウェアの実現手法について述べる.FPGA を用いた数値計算への帯域圧縮適用には,複数チャネル化への対応のため圧縮ハードウェアの大幅な小面積化が不可欠である.面積増大の原因となるバレルシフタのリソース使用を削減するために,予測残差長の偏りを利用した手法を提案する.この提案手法に対して,モデル化した残差長分布による圧縮性能評価を行い,圧縮率の傾向と適用するデータについての考察を行う.また,ハードウェア実装による回路面積の評価から,帯域圧縮ハードウェアの小面積化を実現できたことを示す.これらの評価から得られた圧縮性能と回路面積の両方において,提案手法が小面積帯域圧縮ハードウェア実現に有効であることを示す.
論文抄録(英)
内容記述タイプ Other
内容記述 This paper shows a compact bandwidth compressor to increase the performance of numerical computation on FPGA. We must reduce an area overhead of the compressor to apply to numerical computation with multiple channels. Therefore, we propose a method exploited distribution of residual length to reduce the area of barrel shifters which cause of huge hardware. We show that the proposed method achieves a decent compression ratio with very small compressor by simulation with modeled data and hardware implementation.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11451459
書誌情報 研究報告システムとLSIの設計技術(SLDM)

巻 2015-SLDM-169, 号 14, p. 1-6, 発行日 2015-01-22
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8639
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-20 03:02:15.782282
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3