ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 論文誌(トランザクション)
  2. コンピューティングシステム(ACS)
  3. Vol.45
  4. No.SIG1(ACS4)

パイプラインステージ統合によるプロセッサの消費エネルギーの削減

https://ipsj.ixsq.nii.ac.jp/records/18518
https://ipsj.ixsq.nii.ac.jp/records/18518
08792f3e-2b68-4fd2-b55b-362f76b929e9
名前 / ファイル ライセンス アクション
IPSJ-TACS4501004.pdf IPSJ-TACS4501004.pdf (227.6 kB)
Copyright (c) 2004 by the Information Processing Society of Japan
オープンアクセス
Item type Trans(1)
公開日 2004-01-15
タイトル
タイトル パイプラインステージ統合によるプロセッサの消費エネルギーの削減
タイトル
言語 en
タイトル Reducing Processor Energy Consumption with Pipeline Stage Unification
言語
言語 jpn
キーワード
主題Scheme Other
主題 プロセッサアーキテクチャ
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ journal article
著者所属
名古屋大学大学院工学研究科
著者所属
名古屋大学大学院工学研究科
著者所属
名古屋大学大学院工学研究科
著者所属(英)
en
Graduate School of Engineering, Nagoya University
著者所属(英)
en
Graduate School of Engineering, Nagoya University
著者所属(英)
en
Graduate School of Engineering, Nagoya University
著者名 嶋田, 創 安藤, 秀樹 島田, 俊夫

× 嶋田, 創 安藤, 秀樹 島田, 俊夫

嶋田, 創
安藤, 秀樹
島田, 俊夫

Search repository
著者名(英) Hajime, Shimada Hideki, Ando Toshio, Shimada

× Hajime, Shimada Hideki, Ando Toshio, Shimada

en Hajime, Shimada
Hideki, Ando
Toshio, Shimada

Search repository
論文抄録
内容記述タイプ Other
内容記述 近年のモバイルプロセッサにおいては,低消費エネルギーと高性能の両立が求められている.これらの要求に応えるため,現在では,DVS(dynamic voltage scaling)と呼ばれる方式が導入されている.DVSは,低クロック周波数での動作時に,電源電圧を低下させ,消費エネルギーを削減する.DVSは現在では有効な方式であるが,将来のプロセス技術においては,電源電圧の可変範囲が縮小し,有効性が低下する.これに対して我々は,低クロック周波数での動作時に,電源電圧を最大値に保ったまま複数のパイプラインステージを統合するパイプラインステージ統合(PSU:pipeline stageunification)と呼ぶ方式を提案する.現在および将来のプロセス世代におけるDVSとPSUの効果を比較した結果,現在において,PSUはDVSに対して11?14%程度消費エネルギーを削減できることが分かった.さらに,将来ではDVS は大幅にその効果を落とすのに対し,PSU はその効果を維持し,その結果,約10年後にはPSUはDVSに対して27?34%と大きく消費エネルギーを削減できることが分かった.
論文抄録(英)
内容記述タイプ Other
内容記述 Recent mobile processors are required to exhibit low-energy consumption as well as high performance. To satisfy these requirements, a method called dynamic voltage scaling or DVS is currently employed. DVS reduces energy consumption by decreasing the supply voltage when a processor runs at a low clock frequency. Although DVS is an effective method for reducing energy consumption, its effectiveness will be limited in future process generations because the variable supply voltage range will become small. As an alternative, we propose a method called pipeline stage unification or PSU, which unifies multiple pipeline stages when the processor runs at a low clock frequency, leaving the supply voltage at its maximum level. We compared PSU to DVS in terms of their effectiveness in current and future process generations. Our evaluations show that currently PSU reduces energy consumption only moderately (11-14%) more than DVS. Furthermore, in the future, DVS will significantly decrease its effectiveness, whereas PSU will maintain its effectiveness. As a result, PSU will reduce energy consumption by 27-34% more than DVS after about 10 years.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AA11833852
書誌情報 情報処理学会論文誌コンピューティングシステム(ACS)

巻 45, 号 SIG01(ACS4), p. 18-30, 発行日 2004-01-15
ISSN
収録物識別子タイプ ISSN
収録物識別子 1882-7829
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-22 22:42:22.832230
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3