@techreport{oai:ipsj.ixsq.nii.ac.jp:00185156,
 author = {神田, 哲志 and 鈴木, 悠 and 伊藤, 雅人 and 今村, 幸祐 and 松田, 吉雄 and 松村, 哲哉 and Satoshi, Kanda and Yu, Suzuki and Masato, Ito and Kousuke, Imamura and Yoshio, Matsuda and Tetsuya, Matsumura},
 issue = {18},
 month = {Jan},
 note = {本稿では，実時間オプティカルフロープロセッサの設計及び FPGA 実装について報告する．このプロセッサは新規手法として，初期値生成手法の改善手法，階層別 Successive over relaxation (SOR) 手法，逆数演算手法の改善手法および画素境界面におけるオーバーラップ画素数の最適化手法の 4 種の新規手法を導入し，従来の階層オプテイカルフロープロセッサに比較して，演算量を低減しつつフロー検出精度を改善した．さらにこのプロセッサにパイプラインを適用することで，スループットを改善したハードウェアを設計した．その結果，著者らが以前提案したプロセッサに比べ，計算部の回路規模を 8%，全体のメモリ量を 16% 削減できた．FPGA 1 チップで wide extended graphics array (WXGA) 30-fps を 175.5 MHz で実時間処理可能なプロセッサを実現した．, This paper describes the design and implementation of a real-time optical flow processor using a single field-programmable gate array (FPGA) chip. By introducing the modified initial flow generation method, the successive over-relaxation (SOR) method for both layers, the optimization of the reciprocal operation method, and the image division method, it is now possible to both reduce hardware requirements and improve flow accuracy. Additionally, by introducing a pipeline structure to this processor, high-throughput hardware implementation could be achieved. Total logic cell (LC) amounts and processor memory capacity are reduced by about 8% and 16%, respectively, compared to our previous hierarchical optical flow estimation (HOE) processor. The results of our evaluation confirm that this processor can perform 30-fps wide extended graphics array (WXGA) 175.7 MHz real-time optical flow processing with a single FPGA.},
 title = {176MHz WXGA 30fps実時間オプテイカルフロー推定プロセッサの設計及び実装},
 year = {2018}
}