トラフィックの時間的局所性を利用したネットワークプロセッサ・アクセラレータ

• Item type: Trans(1)
• 公開日: 2004-05-15
• タイトル: トラフィックの時間的局所性を利用したネットワークプロセッサ・アクセラレータ
• タイトル / 言語: en
• タイトル: Network Processor Accelerator Using Temporal Locality of Traffic
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ネットワーク
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 日立製作所中央研究所
• 著者所属: 慶應義塾大学理工学部
• 著者所属(英): en
• 著者所属(英): Central Research Laboratory, Hitachi, Ltd.
• 著者所属(英): en
• 著者所属(英): Faculty of Science and Technology, Keio University
• 著者名: 奥野, 通貴; 西, 宏章
• 著者名(英): Michitaka, Okuno; Hiroaki, Nishi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: インターネットの普及にともない，ルータにおいて次世代の回線速度100 Gbps（Giga bit per second）への対応が懸念されている．本稿では，ネットワークトラフィックの時間的局所性を利用して，パケット処理を高速化するネットワークプロセッサ（NP）アクセラレータを提案する．NP アクセラレータは，パケット処理そのものをキャッシュするHeader Learning Cache（HLC）と，同一パケット処理によるプロセッサ資源の浪費を抑止するCache Miss Handler（CMH）と呼ぶ機構を持つ．実トレースを利用した仮想100 Gbpsシミュレーションにより，アクセス網バックボーンルータで約83%以上，広域網で約55%以上のHLC ヒット率を確認した．特にアクセス網においては本方式により，20 Gbps相当のプロセッサと組み合わせ，100 Gbpsのパケット処理速度を期待できる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The “Network Processor (NP) Accelerator” that is described in this paper is a novel architecture to accelerate packet processing throughput by using temporal locality of network traffic. The NP Accelerator includes two key components “Header Learning Cache (HLC)” to learn packet processing itself and “Cache Miss Handler (CMH)” to restrain dispatching same flow packets to the packet processors. We confirmed the access-edge backbone router traces showed approximately 83-98% HLC hit rate in simulation. Especially at the accessedge backbone router, the NP accelerator can achieve 100-Gbps packet processing throughput with 20-Gbps packet processors.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 45, 号 SIG06(ACS6), p. 45-53, 発行日 2004-05-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会