頻出値を利用した物理レジスタの共有化手法

• Item type: Trans(1)
• 公開日: 2004-10-15
• タイトル: 頻出値を利用した物理レジスタの共有化手法
• タイトル / 言語: en
• タイトル: A Sharing Scheme of Physical Registers by Exploiting Frequent Values
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: プロセッサアーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科／現在，トヨタ自動車株式会社
• 著者所属: 名古屋大学大学院工学研究科／現在，四日市大学経済学部
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属: 名古屋大学大学院工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University/Presently with Toyota Motor Corporation
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University/Presently with Faculty of Economics, Yokkaichi University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Nagoya University
• 著者名: 山本, 哲弘; 大熊, 穣; 片山, 清和; 小林, 良太郎; 安藤, 秀樹; 島田, 俊夫
• 著者名(英): Akihiro, Yamamoto; Minoru, Okuma; Kiyokazu, Katayama; Ryotaro, Kobayashi; Hideki, Ando; Tosio, Shimada
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年のプロセッサではより多くの命令レベル並列性を利用するため，大きなレジスタ・ファイルを必要としている．しかし，大きなレジスタ・ファイルは，アクセス時間，面積，消費エネルギーの点で問題がある．本論文では，頻繁に生成される値について，物理レジスタを共有化することにより，要求される物理レジスタ数を削減する手法を提案する．本手法は，レジスタ・ファイル内に存在するすべての値を共有化するこれまでの手法とは異なり，単純なハードウェアで実現できる．SPECint95ベンチマークを用いて評価した結果，物理レジスタを共有しない従来手法では，使用可能な物理レジスタ数をプログラムを実行可能な最少数にした場合，十分に物理レジスタが存在する場合に比べIPCが70%低下する．これに対して，本手法では強い耐性を示し，0と1を共有する方式で25%，0のみ共有する方式で28%まで抑制できることが分かった．また，十分にレジスタが存在する場合のIPC をほぼ達成するために必要な物理レジスタ数を，レジスタを共有しない従来手法に比べて，0と1を共有する方式で34%，0のみを共有する方式で30%削減できることが分かった．その結果，レジスタ・ファイルのアクセス時間を27%，面積を31%，消費エネルギーを33%削減できることが分かった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Processors in recent years require a larger register file to exploit a more amount of instruction-level parallelism. However, a large register file has problems of access time, area and energy consumption. This paper proposes a scheme that reduces the required number of physical registers by sharing physical registers only among frequently-generated values. Our scheme can be implemented with simple hardware unlike the previous sharing scheme, which can fully share physical registers among the value in the register file. Our evaluation results using SPECint95 benchmark show that the conventional scheme that does not share physical registers decreases IPC by 70% with the minimum number of registers which allows the processor to normally execute programs, compared to that with the enough number of registers. On the other hand, our scheme exhibits high tolerance; it can suppress IPC degradation to 25% with 0 and 1 values sharing, or to 28% with 0 value sharing. Our evaluation results also show that our scheme can reduces the number of required registers by 34% with 0 and 1 values sharing and by 30% with 0 value sharing to achieve IPC with the enough number of registers. As a result, our scheme reduces the access time by 27%, the area by 31%, and the energy consumption by 33%, compared to the conventional non-sharing scheme.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 45, 号 SIG11(ACS7), p. 133-143, 発行日 2004-10-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会