SATソルバを用いた低消費電力向けテストパタン圧縮手法について

• Item type: SIG Technical Reports(1)
• 公開日: 2017-10-30
• タイトル: SATソルバを用いた低消費電力向けテストパタン圧縮手法について
• タイトル / 言語: en
• タイトル: On low power oriented test pattern compaction using SAT solver
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: テスト生成およびテスト容易化設計
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 九州大学大学院システム情報科学研究院
• 著者所属(英): en
• 著者所属(英): Faculty of Information Science and Electorical Engineering, Kyushu University
• 著者名: 松永, 裕介
• 著者名(英): Yusuke, Matsunaga
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では SAT ソルバを用いた低消費電力向けテストパタン圧縮手法の提案を行う．基本となるアイデアは，元の制約式に複数の変数の XOR で構成された制約式を追加することで SAT 問題のサンプリングを行う手法を用いて候補となるパタンを生成し，そのなかから与えられた信号遷移回数の制約を満たしつつ要素数が少なくなるテストパタン集合を最小集合被覆問題を解くことで得るというものである．実験結果より，サンプリングの数を増やすことでより要素数の少ないテストパタン集合が得られることが確認されている．提案するヒューリスティックの有効性およびロバスト性を示している．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes a test pattern compaction method under power consumption constraint, which uses SAT solver based random sampling. First, candidate patterns are generated using XOR constraint based SAT model sampling, which adds randomly generated constraints to the original problem, then test pattern set is derived by solving minimum set covering problem. Experiments show that increasing the number of candidate patterns directly leads better solution, which means the proposed heuristic is very effective and robust.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2017-SLDM-181, 号 18, p. 1-5, 発行日 2017-10-30
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会