ワークロード最適化シミュレータの設計と実装

• Item type: Trans(1)
• 公開日: 2005-08-15
• タイトル: ワークロード最適化シミュレータの設計と実装
• タイトル / 言語: en
• タイトル: Design and Implementation of a Workload Optimized Simulator
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: プロセッサシミュレーション
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 豊橋技術科学大学
• 著者所属: 豊橋技術科学大学
• 著者所属: 豊橋技術科学大学
• 著者所属(英): en
• 著者所属(英): Toyohashi University of Technology
• 著者所属(英): en
• 著者所属(英): Toyohashi University of Technology
• 著者所属(英): en
• 著者所属(英): Toyohashi University of Technology
• 著者名: 中田, 尚; 津邑公暁; 中島, 浩
• 著者名(英): Takashi, Nakada; Tomoaki, Tsumura; Hiroshi, Nakashima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 集積回路技術の進歩にともない，マイクロプロセッサの構造は高度化・複雑化している．このような高度なマイクロプロセッサの研究・開発や，それを組み込んだ機器のハードウェア・ソフトウェア協調設計においては，その機能・性能を検証するためのcycle accurate なシミュレータが不可欠である．しかし，現状のシミュレータは一般に低速であり，開発の効率化の障害となっている．これに対して，スケジューリング計算の高速化によりシミュレータの高速化が提案され，効果をあげている．一方で，スケジューリング計算が高速化することにより，命令エミュレーションの実行時間がシミュレーション時間全体に占める割合が相対的に大きくなっており，シミュレーションのさらなる高速化のためには，命令エミュレーションの高速化が課題となっている．本論文では，個々のワークロードに対して最適化されたシミュレータを生成することにより，命令エミュレーションの高速化を図る．これにより，可搬性を損なうことなくバイナリ変換を適用した場合と同等の高速化を達成することができる．SPEC CPU95 ベンチマークを用いて評価を行った結果，SimpleScalar のsim-fast に対して，最大34 倍，平均19 倍のシミュレーション速度の向上が確認できた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Microprocessor simulation is indispensable not only for hardware systems design but also for software development of co-designed embedded systems. In both design fields, cycle accurate (or clock level) simulation of highly sophisticated microprocessor is required. However, existing simulators of out-of-order processors run programs thousands of times slower than actual hardware. Thus various techniques for the speed-up of instruction scheduling are proposed and some of them achieve good performance. On the other hand, as the instruction scheduling becomes faster, the proportion of the execution time of the instruction emulation increases. This requires the improvement of instruction emulation for further speed-up of the simulation in total. This paper proposes a speed-up technique which generates an optimized simulator code for each workload. This technique achieves as good performance as that obtained by binary translation without loss of portability. In fact, our evaluation of its implementation shows the simulation speed of SPEC CPU95 benchmarks is improved by up to 34-fold and 19-fold in average from SimpleScalar’s sim-fast.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 46, 号 SIG12(ACS11), p. 98-109, 発行日 2005-08-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会