@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00183288,
 author = {長岡, 悠太 and 石原, 亨 and 小野寺, 秀俊 and Yuta, Nagaoka and Tohru, Ishihara and Hidetoshi, Onodera},
 book = {DAシンポジウム2017論文集},
 month = {Aug},
 note = {本稿ではルックアップテーブル (LUT) の回路構成として入力信号の一部を被選択信号の生成に割り当て，生成された論理関数をマルチプレクサ (MUX) により選択して出力する論理関数参照型 LUT の回路構成法を検討する．被選択信号である論理関数の生成に割り当てるビット幅を増やすと回路規模が指数的に大きくなるが，信号を選択する MUX の規模が小さくなる．トランジスタ数，論理構成のためのクロスバスイッチ数，消費エネルギーの最小化を目的とし，それぞれに合わせたビット幅割り当て手法を述べ，これらの間にトレードオフが生じることを示す．商用 65-nm プロセス向けシミュレーションを用いて検証を行い，LUT に実装する論理によって消費エネルギーの最適点が異なることを確認した．, In this paper, we consider a lookup table that refers to logic functions, which assigns some of input signals to logic gates whose outputs are selected by a multiplexer. Increasing a bit width for the selected-logic gates causes an increase of the circuit scale exponentially, but the scale of the multiplexer decreases. This paper describes design strategy for minimizing the number of transistors, the cost of crossbar-switches for the configuration, or the energy consumption, which has the relation of the trade-off. We confirmed that the Minimum-Energy-Point depends on the logic implementation on the LUT by using the simulation for a 65-nm commercial process.},
 pages = {216--221},
 publisher = {情報処理学会},
 title = {クロスバ構造を利用した論理関数参照型ルックアップテーブルの回路構成法},
 volume = {2017},
 year = {2017}
}