PMOSパストランジスタを用いた非多重化耐ソフトエラーFFの提案及び評価

• Item type: Symposium(1)
• 公開日: 2017-08-23
• タイトル: PMOSパストランジスタを用いた非多重化耐ソフトエラーFFの提案及び評価
• タイトル / 言語: en
• タイトル: Non-Redundant Radiation-Hardened Flip Flops Using PMOS Pass-Transistors in a 65 nm FDSOI Process
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 信頼性・ばらつき
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者名: 山田, 晃大; 丸岡, 晴喜; 古田, 潤; 小林, 和淑
• 著者名(英): Kodai, Yamada; Haruki, Maruoka; Jun, Furuta; Kazutoshi, Kobayashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 集積回路素子の微細化に伴いソフトエラーによる集積回路の信頼性低下が問題となっている．本研究では，65 nm FDSOI (Fully Depleted Silicon on Insulator) プロセスにおける PMOS パストランジスタを用いた非多重化耐ソフトエラー FF (Flip-Flop) を 2 種類提案する．TCAD シミュレーションを用いて，提案FFの臨界 LET (Linear Energy Transfer) が 20 MeV-cm2/mg 以上であることを確認し，提案 FF を搭載したチップを試作した．提案 FF は既存の非多重化耐ソフトエラーFFである Stacked FF に比べて遅延時間が約 20 %，消費電力が約 50 % 削減できた．電源電圧 0.8 V において，両提案FFはどちらも Stacked FF と比べて中性子線起因のソフトエラー率を 1/7 以下に低減できることが判明した．この結果から，地上で利用する高信頼性 FF では NMOS トランジスタで起きるソフトエラー対策を施すことで高いソフトエラー耐性を得ることを明らかにした．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: According to the Moore's law, LSIs are miniaturized and the reliability of LSIs is degraded. In this paper, we propose two radiation-hardened Flip-Flops (FFs) with small dynamic power and short delay overheads in a 65 nm Fully Depleted Silicon on Insulator (FDSOI) process using PMOS pass-transistors. We evaluated the radiation hardness of the proposed FFs by TCAD simulations and confirmed that their threshold LET values are higher than 20 MeV-cm2/mg. The Proposed FFs have about 20% shorter delay and about 50% smaller dynamic power overheads than the conventional Stacked FF. We measured their soft-error reliance by neutron irradiation. Experimental results show that Soft Error Rates (SERs) of the proposed FFs are less than 1/7 smaller than the Stacked FF at VDD=0.8 V. In addition, it is clear that semiconductor chips in the terrestrial region can obtain high reliability using only radiation-hardened techniques to suppress soft errors from NMOS transistors.
• 書誌情報: DAシンポジウム2017論文集; 巻 2017, p. 192-197, 発行日 2017-08-23
• 出版者 / 言語: ja
• 出版者: 情報処理学会