ナノフォトニクスを用いた高速多入力論理演算の実現法

• Item type: Symposium(1)
• 公開日: 2017-08-23
• タイトル: ナノフォトニクスを用いた高速多入力論理演算の実現法
• タイトル / 言語: en
• タイトル: A Method for Designing High-Speed Large Fan-In Logic Functions with Nanophotonic Technologies
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ナノフォトニクス
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都大学大学院情報学研究科
• 著者所属: 京都大学大学院情報学研究科
• 著者所属: 京都大学大学院情報学研究科
• 著者所属: NTTナノフォトニクスセンタ／NTT物性科学基礎研究所
• 著者所属: NTTナノフォトニクスセンタ／NTT物性科学基礎研究所
• 著者所属: NTTナノフォトニクスセンタ／NTT物性科学基礎研究所
• 著者所属: NTTナノフォトニクスセンタ／NTT物性科学基礎研究所
• 著者所属: NTTナノフォトニクスセンタ／NTT物性科学基礎研究所
• 著者名: 江川, 巧; 石原, 亨; 小野寺, 秀俊; 新家, 昭彦; 北, 翔太; 野崎, 謙悟; 高田, 健太; 納富, 雅也
• 著者名(英): Takumi, Egawa; Tohru, Ishihara; Hidetoshi, Onodera; Akihiko, Shinya; Shota, Kita; Kengo, Nozaki; Kenta, Takata; Masaya, Notomi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: CMOS 回路で構成する S 入力論理ゲートの遅延はおよそ S の 2 乗に比例する．一方で，光回路による S 入力論理ゲートの遅延は光路長に比例し，出力信号強度は S の指数に比例して減衰する．本稿では木構造に基づき，高速な多入力論理演算を実現する光回路の構成法を提案し，入力数の増加にともなう遅延増大や光強度の減衰等の問題を緩和する．次に，提案する光論理回路の演算時間を最小化する条件を示す．最後に提案手法による設計例を示しその効果を確認する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The delay of S-input logic gate based on a CMOS structure is proportional to the square of S. In case of optical logic circuits, it is proportional to S. The signal-power degradation characteristics for CMOS and optical gates are quite different from each other. This paper proposes a method for designig high-speed large fan-in logic functions with nanophotonic technologies, which mitigates several issues introduced by the optical logic gates. This paper provides conditions for minimizing the delay of optical logic operations. In the last, several examples demonstrate the advantage of the optical logic circuits designed by the proposed method compared with the CMOS-based logic circuits.
• 書誌情報: DAシンポジウム2017論文集; 巻 2017, p. 45-50, 発行日 2017-08-23
• 出版者 / 言語: ja
• 出版者: 情報処理学会