@article{oai:ipsj.ixsq.nii.ac.jp:00018309,
 author = {木村, 英明 and 佐藤三久 and 堀田, 義彦 and 朴, 泰祐 and 高橋, 大介 and Hideaki, Kimura and Mitsuhisa, Sato and Yoshihiko, Hotta and Taisuke, Boku and Daisuke, Takahashi},
 issue = {SIG12(ACS15)},
 journal = {情報処理学会論文誌コンピューティングシステム（ACS）},
 month = {Sep},
 note = {PC クラスタで用いられるプロセッサにおいて，周波数と電圧を動的に変更するDVS（Dynamic Voltage Scaling）機構が利用できるようになってきた．負荷に不均衡のある並列プログラムにおいてタスク間の同期待ちの際に余裕時間が存在する場合，DVS を用いて周波数を適切に選択することでシステム全体の性能を低下することなく電力量を削減することができる．本論文では，非循環有向タスクグラフ（DAG）で表現される並列プログラムに対し，DVS を用いて平均的に周波数と電圧を下げ，同期待ちの余裕時間を削減するとともに電力量を削減するアルゴリズムを提案する．電力を実行時にモニタ，制御するシステムを開発し，マスタ・ワーカ，ツリー型のタスクグラフを持つ実プログラムに適用しその有効性を検証した．提案アルゴリズムを適用することでアルゴリズム未適用時と比較して1%未満の性能低下で18.5%の電力量を削減できることを評価実験により確認した．, Recently, modern microprocessors used in PC clusters have DVS (Dynamic Voltage Scaling) mechanism which enable us to change its voltage and frequency. When there is the slack time to wait for synchronization between tasks in the execution of the parallel program, we can reduce the power by selecting an appropriate frequency by using DVS mechanism to run the tasks, without performance loss. In this paper, we propose an algorithm for directed acyclic task graph (DAG) of the parallel program to reduce the power by using DVS to slowdown the frequency uniformly, removing the slack time for synchronization. We have developed a system for monitoring power and controlling the DVS. In our experiment, we demonstrate the effectiveness of our algorithm for master-worker and tree-based parallel programs. We found that our algorithm can reduce the power 18.5% with only 1% performance loss in our evaluation.},
 pages = {285--295},
 title = {DVS 制御による負荷不均衡のある並列プログラムの電力量削減手法},
 volume = {47},
 year = {2006}
}