WEKO3
アイテム
SMTプロセッサ向けキャッシュメモリリプレース方式
https://ipsj.ixsq.nii.ac.jp/records/18295
https://ipsj.ixsq.nii.ac.jp/records/18295d651f0ea-da71-4625-9462-314d8f7da665
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-TACS4712011.pdf (666.9 kB)
|
Copyright (c) 2006 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Trans(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2006-09-15 | |||||||
| タイトル | ||||||||
| タイトル | SMTプロセッサ向けキャッシュメモリリプレース方式 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Replacement Strategies of Cache Memory for an SMT Processor | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | プロセッサアーキテクチャ | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 東京大学大学院情報理工学系研究科 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 株式会社小松製作所 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属 | ||||||||
| 東京農工大学大学院工学府 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Technology, Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Technology, Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Technology, Tokyo University of Agriculture and Technology,Graduate School of Information Science and Technology, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Technology, Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Technology, Tokyo University of Agriculture and Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Technology, Tokyo University of Agriculture and Technology,Komatsu Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| 著者名 |
小笠原, 嘉泰
佐藤未来子
笹田, 耕一
内倉, 要
並木, 美太郎
中条拓伯
× 小笠原, 嘉泰 佐藤未来子 笹田, 耕一 内倉, 要 並木, 美太郎 中条拓伯
|
|||||||
| 著者名(英) |
Yoshiyasu, Ogasawara
Mikiko, Sato
Koichi, Sasada
Kaname, ucnikura
Mitaro, Namiki
× Yoshiyasu, Ogasawara Mikiko, Sato Koichi, Sasada Kaname, ucnikura Mitaro, Namiki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | SMTプロセッサは，複数のスレッドで資源（各種演算器やキャッシュメモリ）を共有し，性能向上を目指している．ところが，キャッシュメモリの共有が原因で，スレッドの干渉によるミスが増加し，性能が低下する問題がある．そこで本論文は，SMTプロセッサのキャッシュメモリにおける問題点と利点に着目し，スレッド間の競合ミスを抑えるリプレース方式とスレッドが共有するデータをキャッシュメモリ上に保持するリプレース方式を提案し，設計した．評価の結果，各リプレース方式は有効に動作し，従来の擬似LRUと比べ，行列乗算で最大1.42倍の性能向上をもたらした．また，各リプレース方式を実装しハードウェアコストを見積もった結果，わずかなハードウェア増加量で各方式を実現できることを示した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | An SMT processor aims to gain higher processor performance by executing parallel threads.However, the increasing cache misses caused by sharing the cache memory brings performance degradation.In this paper, we have proposed new cache replacement strategies focus attention on SMT processor's cache memory. As a result, new cache replacement strategy shows 1.42 times as high performance as conventional replacement strategy.And new cache replacement strategies can be implemented with low hardware cost. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11833852 | |||||||
| 書誌情報 |
情報処理学会論文誌コンピューティングシステム（ACS） 巻 47, 号 SIG12(ACS15), p. 119-132, 発行日 2006-09-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7829 | |||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
