レジスタスロットを考慮したSIMD向け細粒度自動並列化コンパイラ

• Item type: Trans(1)
• 公開日: 2008-08-21
• タイトル: レジスタスロットを考慮したSIMD向け細粒度自動並列化コンパイラ
• タイトル / 言語: en
• タイトル: Fine-grain Parallelizing Compiler for SIMD Processor with Consideration of Register Slot Allocation
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: コンパイラ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 東京大学大学院創造情報学専攻
• 著者所属: 東京工業大学大学院物理情報システム専攻
• 著者所属(英): en
• 著者所属(英): Department of Creative Informatics, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Department of Information Processing, Tokyo Institute of Technology
• 著者名: 三好, 健文; 杉野, 暢彦
• 著者名(英): Takefumi, Miyoshi; Nobuhiko, Sugino
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: SIMD演算は，高いデータ並列性を持つ計算処理に対して有効であるが，それらを有効に利用するプログラムが必要となる．そのため，アセンブリ言語や特殊な関数を呼び出すように変更することが要求される．しかし，明らかなデータ並列性のあるプログラムを変更することは容易であるが，内在しているデータ並列性を活用するためには，注意深くプログラムを解析するか，あるいは，実装するアルゴリズムそのものを再設計する必要がある．これは，大変困難で，また時間のかかる作業であるため，コンパイラによって自動化されることが望まれている．本論文では，SIMD演算を手軽かつ効果的に活用するために，プログラム中に内在する並列性に着目した自動並列化手法を提案する．提案手法では，データを揃えるために必要となるShuffle命令を削減することで，少ないオーバヘッドで高い並列演算性能を引き出す．提案手法をCell B.E.のSPUを対象とする自動並列化に適用し，トイプログラムに対しては期待どおりの並列度を，またDSPStoneのプログラムに対しては，提案手法を適用しなかった場合と比べて1.565倍，gccおよびXL-Cでコンパイルした場合と比べ，最大1.529倍，1.715倍の実行速度の向上を実現した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes the method to exploit parallelism and optimize memory allocation for SIMD processors. Recently SIMD processors are preferred for multimedia applications. Usually, programs which have much inherent data parallelism exploit SIMD processors, however it is necessary to write program by assembly languages and/or extended functions of high level languages. Since this is difficult and time-consuming work, the compiler which can exploit inherent parallelism in sequential program for SIMD is required. The proposed method derives sets of instructions which have inherent parallelisms from given programs and packs them as SIMD instructions streams to execute them in terms of parallel manners. In order to derive efficient sets, the method evaluates trade-offs between their effectiveness and overheads, quantitatively. Especially, it is important to consider overheads by shuffling instruction which locates data to applicable position in a register. And memory allocation and alignment is also considered in order to reduce the cost of loading the data. The proposed method is implemented as compiler for SPU of Cell B.E. And for several example programs, the generated codes are evaluated in terms of execution cycles and these results prove the effectiveness of the proposed method.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 1, 号 2, p. 240-249, 発行日 2008-08-21
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会