逆Dualflowアーキテクチャ

• Item type: Trans(1)
• 公開日: 2008-08-21
• タイトル: 逆Dualflowアーキテクチャ
• タイトル / 言語: en
• タイトル: Anti-dualflow Architecture
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: マイクロアーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 東京大学大学院情報理工学系研究科 現在，任天堂株式会社
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo,Presently with Nintendo Co., Ltd.
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者名: 一林宏憲; 塩谷, 亮太; 入江, 英嗣; 五島, 正裕; 坂井, 修一
• 著者名(英): Hironori, Ichibayashi; Ryota, Shioya; Hidetsugu, Irie; Masahiro, Goshima; Shuichi, Sakai
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: Out-of-orderスーパスカラ・プロセッサにおいて，レジスタ・リネーミングは命令間の依存を解析するために行われる．しかし，レジスタ・リネーミングに用いるRAMであるRMT（Register Map Table）は，ポート数が非常に多く遅延が大きい．また，アクセス頻度が高く消費電力も大きい．このため，レジスタ・リネーミングは高価な処理であり，またレジスタ・リネーミングの幅を増やすことも難しい．本研究では，レジスタ・リネーミングを省略する手法として逆dualflowアーキテクチャを提案する．逆dualflowアーキテクチャでは，命令のオペランドをプロデューサへの変位に動的に変換してトレースキャッシュに保存・再利用することにより，レジスタ・リネーミングを省略する．その代わり，トレースの種類が増加することによりトレースキャッシュ・ミス率が増加するが，パイプラインが短くなる効果により性能は維持できる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In out-of-order superscalar processor, register renaming is employed in order to analyze instruction dependence. RMT (Register Map Table), the RAM used in register renaming, is, however, heavily multi-ported and thus suffers from high latency. Additionally it is accessed so frequently that it consumes much energy. Therefore register renaming is very costly and hard to widen. In this paper, we propose a method to eliminate register renaming - anti-dualflow architecture. In anti-dualflow architecture, each operand of an instruction is dynamically converted to the displacement to the producer of the operand, and converted instructions are stored in trace cache and reused, thus eliminating register renaming. The cost is increase in the number of traces and trace cache miss rate, but shorter pipeline keeps performance.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 1, 号 2, p. 22-33, 発行日 2008-08-21
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会