Item type |
SIG Technical Reports(1) |
公開日 |
2017-03-02 |
タイトル |
|
|
タイトル |
モデルベース並列化におけるCSPモデルを利用した形式検証の適用 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Applying formal verification using CSP Model to Model-Based Paralellizer |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
組込みシステム |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
名古屋大学大学院情報科学研究科 |
著者所属 |
|
|
|
株式会社デンソー |
著者所属 |
|
|
|
株式会社デンソー |
著者所属 |
|
|
|
株式会社デンソー |
著者所属 |
|
|
|
名古屋大学大学院情報科学研究科 |
著者名 |
山本, 尚平
鈴木, 悠太
峰田, 憲一
森, 裕司
枝廣, 正人
|
著者名(英) |
Shohei, Yamamoto
Yuuta, Suzuki
Kenichi, Mineda
Hiroshi, Mori
Masato, Edahiro
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
組込みシステムにおいて近い将来必要とされるマルチコア向けソフトウェアの開発手法として,我々は Simulink 等を用いたモデルベース開発に着目したモデルベース並列化フローを提案している.しかし,モデルベース並列化フローでは逐次動作するプログラムを分割することで並列プログラムを構成するため,その過程でデッドロックや実行順序逆転などの並列化を起因とした問題が発生する可能性がある.そこで本研究では,モデルベース並列化フローの途中で CSP モデルを生成し,それを利用した形式検証を適用することで,並列化が原因で生じる問題の有無を検出する手法を提案する. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
書誌情報 |
研究報告システム・アーキテクチャ(ARC)
巻 2017-ARC-225,
号 6,
p. 1-6,
発行日 2017-03-02
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |