@techreport{oai:ipsj.ixsq.nii.ac.jp:00177039,
 author = {佐藤, 真平 and 右近, 祐太 and 高橋, 篤司 and Shimpei, Sato and Yuta, Ukon and Atsushi, Takahashi},
 issue = {29},
 month = {Jan},
 note = {集積回路において，可変レイテンシを仮定すると回路はタイミングエラーが発生する可能性のあるクロック周期で動作させることが可能となる． このとき，Razor フリップフロップのような手法を用い，タイミングエラーを検出した場合に値を適切に修正することで回路の正しい動作が保証される．もし，タイミングエラーを検出しても値を修正せずに動作を継続すれば，誤った値が伝播するが，回路は高速に動作する．この誤った値を適切に制御できれば，可変レイテンシ回路で近似演算 (Approximate computing) が実現できる．本研究では，一般同期式回路を可変レイテンシ化し，タイミングエラーが発生しても処理を継続するというアプローチで近似演算回路の実現を目指す．このアプローチによる近似演算では，出力される値の精度について，動作させるクロック周期と入力系列の変化が影響を与えると考えられる．本稿では，リップルキャリーアダーを用いたゲートレベルシミュレーションを行い，動作クロック周期と加算器への入力系列が演算結果に与える影響を調査する．実験から，入力系列の変化量と演算にかかる遅延の大きさに関係があること，タイミングエラーが発生する小さなクロック周期において入力系列の変化量が小さい場合には出力結果の平均の誤差がほぼ 0% であることが確かめられた．, When variable latency for digital circuits are assumed, circuits can work with a small clock period that has the possibility to occur timing errors. If a timing error is detected, a correctness of primitive computation of the circuit is kept by correcting wrong values by a technique such like Razor flip-flop. Approximate computing will realize if we can appropriately control wrong values generated by timing errors. In our research, we aim to realize approximate computing by using general-synchronous circuits which allowed variable latency. In such approach, it is considered that the clock period and input sequences affect the accuracy of outputs of combinational circuits. In this paper, we investigate the influences of input sequences and clock period to the outputs of an adder circuit by a gate level simulation. FVom the experiments, we found that there is a relation between the delay and the difference of inputs and the average difference of outputs against the correct value is almost 0% when the difference of inputs is small.},
 title = {典型的な回路を用いた近似演算における入力系列の演算精度への影響の調査},
 year = {2017}
}