@article{oai:ipsj.ixsq.nii.ac.jp:00175972,
 author = {廣川, 祐太 and 朴, 泰祐 and 佐藤, 駿丞 and 矢花, 一浩 and Yuta, Hirokawa and Taisuke, Boku and Shunsuke, A. Sato and Kazuhiro, Yabana},
 issue = {4},
 journal = {情報処理学会論文誌コンピューティングシステム（ACS）},
 month = {Nov},
 note = {近年，Intel Xeon Phiなどメニーコアプロセッサを搭載したPCクラスタが運用されているが，同プロセッサの性能特性から実アプリケーションにおいて高い性能を得るのは非常に困難である．本研究では，電子動力学シミュレータARTEDでの支配的な計算である波数空間と軌道に関して並列化された3次元実空間格子の25点ステンシル計算を，メニーコアプロセッサに対し最適化することを目的とする．まず，元のターゲットシステムである京コンピュータ（SPARC64 VIIIfx）に対し最適化を行い，コンパイラによる自動ベクトル化を促進することで14.94GFLOPSから27.2GFLOPSに性能が向上した．この実装を用いて，メニーコアプロセッサのIntel Xeon Phi（Knights Corner）を対象に，自動ベクトル化とIntrinsicsを用いた手動ベクトル化による最適化を行った．元実装が30.06GFLOPSであるのに対し，手動ベクトル化実装で224.45GFLOPSと20.9%のピーク演算性能比を達成した．また，次世代プロセッサのKnights Landingへの実装などについても考察する．, Recently, PC clusters equipped with the many-core processors such as Intel Xeon Phi are actively operated. However, it is not easy to achieve high sustained performance on real applications because of special characteristics of this sort of processor. In this paper, we focus on an electron dynamics simulation code named ARTED in which 25-points 3-D stencil computation in real space grid parallelized over wave number space as well as orbitals is the core part of computation. First, we optimized its stencil computation to K computer (SPARC64 VIIIfx processor) that is the original target system of ARTED. As a result, the performance improved to 27.2GFLOPS from 14.94GFLOPS with automatic vectorization by compiler. Using this implementation, we applied explicit vectorization with intrinsics on its stencil computation part considering the features of current Intel Xeon Phi by Knights Corner architecture. As a result, we improved the sustained performance on a single Xeon Phi from poor original 30.06GFLOPS to 224.45GFLOPS on stencil computation which corresponds to approximately 20.9% of theoretical peak performance of single Xeon Phi. We also discuss on a future implementation on next generation of Knights Landing architecture.},
 pages = {1--14},
 title = {電子動力学シミュレーションのステンシル計算最適化とメニーコアプロセッサへの実装},
 volume = {9},
 year = {2016}
}