@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00174540,
 author = {木村, 晋二 and 後藤, 智哉 and 尤, 云潔 and 柳澤, 政生 and Shinji, Kimura and Tomoya, Goto and Yunjie, You and Masao, Yanagisawa},
 book = {DAシンポジウム2016論文集},
 issue = {24},
 month = {Sep},
 note = {レジスタへのクロック供給を制御信号と論理ゲートで停止するクロックゲーティングは，LSI の動的電力を削減する手法として広く用いられている．近年，現在の値だけでなく，過去の値や未来の値を用いる順序的クロックゲーティングが注目されている．ここでは，過去の信号を制御信号として用いる前方順序的クロックゲーティングを自動挿入する手法を提案する．レジスタの現在の値と新しい値の EXOR を更新条件として候補を判定する手法を時間展開された回路に用いることで，過去の信号を含めて最適な制御信号を選ぶ．提案手法で，過去の信号候補と共に，これまで発見できなかった現在の信号も候補として発見でき，クロックの停止確率を最適化できた．, Clock gating is to stop clocks to registers using a logic gate with a control signal and is widely used for reducing the dynamic power of LSI. Recently, sequential clock gating has been paid attention where not only current signals but also past and/or future signals are considered. This manuscript proposes an automatic insertion of forward sequential clock gating logic with past signals. The EXOR of a register's current and new values is used to check a candidate signal including past times. The proposed method can detect not only past signals but also current signals which cannot be detected for single time step circuits.},
 pages = {128--133},
 publisher = {情報処理学会},
 title = {順序回路の時間展開を用いた前方順序的クロックゲーティングの自動挿入について},
 volume = {2016},
 year = {2016}
}