@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00174531,
 author = {加藤, 隆明 and 王, 森レイ and 佐藤, 康夫 and 梶原, 誠司 and 温, 暁青 and Takaaki, Kato and Senling, Wang and Yasuo, Sato and Seiji, Kajihara and Xiaoqing, Wen},
 book = {DAシンポジウム2016論文集},
 issue = {15},
 month = {Sep},
 note = {スキャンベースの論理 BIST では，テスト時の過大な消費電力が問題となっている．適切なテスト時消費電力は回路毎に異なり，電力を下げ過ぎてもテスト品質の低下やパターン数増加によるテストコスト増加の問題を生じさせる．本研究では，論理 BIST のテストパターンに使われる疑似ランダムパターンに対して，スキャンイン時のトグル率が指定した目標値になるようパターンを変更し，テスト時の電力を制御する手法を提案する．目標トグル率を実現するテストパターンが多く存在する中で，本手法は故障検出率が高くなるようなパターンに変更する．実験では，目標トグル率に対する故障検出率評価や TEG チップの測定結果により，提案手法の有効性を示す．, High power dissipation during scan-based logic BIST is a crucial problem that can lead to over-testing or chip damage. Although low power technology is strongly required, controlling the test power of a circuit to an appropriate level in logic BIST is difficult. This paper proposes a novel power-controlling method to control the toggle rate in scan shift operation to an specified level by modifying pseudo random patterns generated by a TPG (Test Pattern Generator) in logic BIST. Different from previous methods, the proposed method is able to maintain high fault coverage without test time increase. Simulation-based experiments clearly demonstrate that the proposed method can control toggle rate during scan-in operation and evaluations on TEG chips show its impact on circuit delay.},
 pages = {79--84},
 publisher = {情報処理学会},
 title = {論理BISTにおけるスキャンイン電力制御手法とTEG評価},
 volume = {2016},
 year = {2016}
}