多様なデータ構造を有するKey-Value Storeアプライアンスの設計

• Item type: Journal(1)
• 公開日: 2016-08-15
• タイトル: 多様なデータ構造を有するKey-Value Storeアプライアンスの設計
• タイトル / 言語: en
• タイトル: Design of Key-Value Store Appriance Having a Variety of Data Strcture
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: [特集：組込みシステム工学] Key-value Store，FPGA
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者名: 徳差, 雄太; 松谷, 宏紀
• 著者名(英): Yuta, Toksashi; Hiroki, Matsutani
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，センシング技術の発展とそのログデータの大容量化によって，IoT（Internet of Things）向けセンサデータ集約システムなど，組み込み用途においても大容量のデータを扱う必要が生じている．大容量のデータを蓄積および利活用するにはKey-Value Store（KVS）のようなシンプルな構造のデータストアが向いており，そのなかでも最もシンプルなmemcachedプロトコルに特化した専用ハードウェアが研究されている．しかし，memcachedではValueとして単一の文字列しか格納できず，データベースとして利便性に欠ける．近年では，Valueにデータ構造を持たせることができるKVSが登場しており，これ単体でデータベースとして利用できる．本論文ではこのようなデータ構造を有するKVSのハードウェアアプライアンスの設計を提案する．そこで，我々はデータ構造ごとに専用演算器を設計し，クロスバスイッチにそれぞれの専用演算器を接続し，マルチコアシステムとして設計する．それにより，用途に応じたデータ構造のコアをカスタマイズ可能であり，スループットに応じてそのコアの数を増やすことが可能である．本論文では，プロトタイプとして文字列型のデータ構造コアを実装し，FPGAで実機検証を行った．その結果，Virtex-5では11コアまでスケールが可能であり，スループットとして7～9コアで10Gbpsネットワークのラインレートを処理することが可能であることを示した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Due to recent advances on sensing technology and Internet of Things (IoT) technology, sensor data aggregation systems are required to handle a large volume of data even in embedded system domains. Key-Value Stores (KVS) can be used to handle such a large volume of sensor data and dedicated KVS appliances that support memcached, which is the simplest form of KVS, have been reported. However, since only a single string is stored as a Value for a corresponding Key in memcached, it is widely used as cache systems rather than databases. Recently, another form of KVS that supports various data structures has been released and widely used as databases. In this paper, we propose a hardware design of KVS appliances that support various data structures. In our design, dedicated processing elements (PEs) are implemented for each data structure and they are interconnected via a crossbar switch as a multi-core KVS accelerator. The number and types of the PEs can be customized depending on the application. In this paper, as a prototype system, we implemented string type PEs on an FPGA board. The experiment results demonstrate that the number of PEs can be increased to 11 in a Virtex-5 FPGA. As KVS processing throughput, 7 to 9 PEs are required for 10Gbit Ethernet line rate.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 57, 号 8, p. 1787-1799, 発行日 2016-08-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764