FPGAを用いたFat TreeベースNoCの高速エミュレーション

• Item type: SIG Technical Reports(1)
• 公開日: 2016-08-01
• タイトル: FPGAを用いたFat TreeベースNoCの高速エミュレーション
• タイトル / 言語: en
• タイトル: A Fast Emulation System for Fat-Tree-Based Network-on-Chips
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ネットワーク性能
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学情報理工学院
• 著者所属: 東京工業大学情報理工学院
• 著者所属(英): en
• 著者所属(英): School of Computing, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): School of Computing, Tokyo Institute of Technology
• 著者名: ThiemVan, Chu; 吉瀬, 謙二
• 著者名(英): Thiem, Van Chu; Kenji, Kise
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: Network-on-Chip(NoC) は， メニーコアプロセッサのチップ内インターコネクションネットワークとして用いられるようになった．新たな NoC を研究開発するには，正確かつ高速なシミュレーション環境が必要となる．しかし，従来のソフトウェアシミュレータは，数百から数千個のノードから構成される NoC のようにシミュレーション規模が大きい場合，速度が非常に遅くなり，現実的な時間でシミュレーションを行うことが困難である．そのため，最近では，FPGA ベースの高速 NoC エミュレータが注目されている．既存 FPGA ベース NoC エミュレータのほとんどは，1,000 ノード以下の 2 次元メッシュ NoC しかサポートしておらず，比較的単純な NoC モデルを採用しているが，従来のソフトウェアシミュレータよりも数百倍までの速度向上を達成している．本稿では，単一の FPGA を用いて最大数千ノードまでの fat tree ベース NoC の挙動を，サイクルレベルで高速にエミュレーションするための手法を提案する．評価では，4,096 コア及び 6,144 ルータから構成される fat tree ベース NoC を単一の Virtex-7FPGA でエミュレーションできることを示す．提案システムは，NoC 研究で広く使われているソフトウェアシミュレータ BookSim と比較して，精度を維持したまま，232 倍高速である．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2016-ARC-221, 号 25, p. 1-6, 発行日 2016-08-01
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会