@techreport{oai:ipsj.ixsq.nii.ac.jp:00172904,
 author = {櫻田, 賢大 and 佐々木, 敬泰 and 深澤, 祐樹 and 近藤, 利夫 and Takahiro, Sakurada and Takahiro, Sasaki and Yuki, Fukazawa and Toshio, Kondo},
 issue = {8},
 month = {Aug},
 note = {現在，共有メモリ型マルチコアプロセッサが広く普及しており，並列処理に利用されている．並列処理において，一般に並列プログラムの実行順序が非決定的であることから，共有メモリは並行する複数のプロセスが実行順序に依存しないデータの一貫性を保持する必要がある．多くのプロセッサでは， このような排他制御手法として，アクセス権により制御するロックが採用されている． しかし， ロックでは並列処理を実質的に逐次処理で行うため，効率的ではない．そこで，並列に処理を行うために投機的なアクセスを許すトランザクショナルメモリと呼ばれる手法が提案されている．特にハードウェアにより実現したトランザクショナルメモリは，いくつかの商用プロセッサにおいても採用されている． しかし，それらのプロセッサでは， トランザクション処理を担うハードウェアの規模が大きい問題がある．そこで，扱うトランザクションを限定的にし， トランザクショナルメモリをコア内で留める，組込み用プロセッサ等の小規模なシステム向けのハードウェアトランザクショナルメモリの実装手法を提案する．, Shared-memory multi-core processors have been widely used. Because execution order of parallel program is non-deterministic, system should maintain the data consistency without depending on execution order. Transactional memory (TM) is proposed as an exclusive control method required for parallel processing that replaces the lock. In this study, we propse implementation methodology of hardware TM to expand the store buffer in the processor core for embedded systems.},
 title = {プロセッサコアへの小規模ハードウェアトランザクショナルメモリ実装手法},
 year = {2016}
}