計算機復合体MICS - IIの設計思想と構成

• Item type: Journal(1)
• 公開日: 1979-05-15
• タイトル: 計算機復合体MICS - IIの設計思想と構成
• タイトル / 言語: en
• タイトル: Design Philosophy and Architecture for a Multi Processor System MICS - II
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論文
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 日本電気（株）中央研究所
• 著者所属: 日本電気（株）中央研究所
• 著者所属: 日本電気（株）中央研究所
• 著者所属: 日本電気（株）中央研究所
• 著者所属(英): en
• 著者所属(英): Central Research Laboratories, Nippon Electric Co, Ltd
• 著者所属(英): en
• 著者所属(英): Central Research Laboratories, Nippon Electric Co, Ltd
• 著者所属(英): en
• 著者所属(英): Central Research Laboratories, Nippon Electric Co, Ltd
• 著者所属(英): en
• 著者所属(英): Central Research Laboratories, Nippon Electric Co, Ltd
• 著者名: 大森, 健児; 小池誠彦; 山崎, 竹視; 大宮, 哲夫
• 著者名(英): Kenji, Ohmori; Nobuhiko, K0Ike; Takemi, Yamazaki; Tetsuo, Ohmiya
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: MICS-IIは 従来一体となっていたシステムコントロール部分とプログラム実行部分を ハードウェア的にもソフトウェア的にも分離することによって 利用者のイメージに即したシステム構成上でマルチプロセッサシステムに係わる諸問題の研究を可能とする 新しい設計思想に基づく計算機複合体である.ハードウェア構成は ユーザプログラムを実行するユーザモジュールと システムコントロールを行うコントロールモジュールを対にしたプロセッサモジュールを構成の単位とし これらをメモリバス I/Oバス コントロールバスで接続することによって実現した.システムコントロールは 各コントロールモジュールに分散され バイト長 発生分布の異なるメッセージ転送は 信頼性・応答性に優れるエレメントスイッチング方式によって行われる.また メインメモリ獲得時に生じるデッドロックの防止と マルチプロセッサシステムにおける効果を研究するために 仮想メモリ方式を開発した.MICS-IIは 現在6台のプロセッサモジュール 64kワードのメインメモリ 12台の入出力装置で1977年5月より稼動している.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 20, 号 3, p. 235-242, 発行日 1979-05-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764