単一プロセッサシステムにおけるキャッシュ，ストアバッファとメモリインタリーブの効果と多重プロセッサシステムの性能について

• Item type: Journal(1)
• 公開日: 1980-09-15
• タイトル: 単一プロセッサシステムにおけるキャッシュ，ストアバッファとメモリインタリーブの効果と多重プロセッサシステムの性能について
• タイトル / 言語: en
• タイトル: Evaluation of Cache Memory, Store Buffer and Memory Interleaving on Single - processor System, and Its Application to Multiprocessor System Environment
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論文
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 日本電気（株）コンピュータ技術本部
• 著者所属(英): en
• 著者所属(英): Computer Engineering Division, Nippon Electric Co, Ltd
• 著者名: 齋藤, 将人
• 著者名(英): Masato, Saito
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ハードウェアテクノロジ ハードウェア論理構造 ソフトウェア構造とシステムアーキテクチャの特性を表わす若干のパラメータを使用して ミスヒット率αのキャッシュと各メモリパンク対応にs段のストアバッファをもつプロセッサとnパンクのインタリーブされたメモリユニットで構成される単一プロセッサシステム((α s n))の平均命令実行時間の解析を (α 0 1) (α 1 m) (α s 1)の各ケースについて行った.プログラムの実行過程を演算サイクルとメモリ要求の交互動作ととらえると ストアバッファは演算サイクル時間とメモリサイクル時間がバランスしている領域で効果が大きく キャッシュとメモリインタリーブはメモリサイクル時間が演算サイクル時間に比べ大きくなるにつれ効果が大きくなり 一般に実際に走行するメモリサイクルの回数を減少させることが性能向上に寄与する.更に 各プロセッサの単一プロセッサシステムでのメモリ使用率がわかっているとき 任意数のプロセッサからなるインタリーブされたメモリにより密結合された多重プロセッサシステムのシステム性能と各プロセッサの平均命令実行時間を解析した.この単一と多重の両プロセッサシステムの解析値例は 実際の大型機の論理構造をモデルにしたシミュレーション結果に対して+1?3%の差異であった.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 21, 号 5, p. 391-401, 発行日 1980-09-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764