WEKO3
アイテム
CPUパイプラインにおける命令発行部の多重化によるステージ利用の効率化
https://ipsj.ixsq.nii.ac.jp/records/161541
https://ipsj.ixsq.nii.ac.jp/records/16154194a4ecf7-a4c3-403f-a4fc-993fa40e1fae
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2016 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | National Convention(1) | |||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|
公開日 | 2016-03-10 | |||||||||||
タイトル | ||||||||||||
タイトル | CPUパイプラインにおける命令発行部の多重化によるステージ利用の効率化 | |||||||||||
言語 | ||||||||||||
言語 | jpn | |||||||||||
キーワード | ||||||||||||
主題Scheme | Other | |||||||||||
主題 | コンピュータシステム | |||||||||||
資源タイプ | ||||||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||||
資源タイプ | conference paper | |||||||||||
著者所属 | ||||||||||||
東京都市大 | ||||||||||||
著者所属 | ||||||||||||
東京都市大 | ||||||||||||
著者所属 | ||||||||||||
東京都市大 | ||||||||||||
著者名 |
田中, 勇気
× 田中, 勇気
× 中野, 秀洋
× 宮内, 新
|
|||||||||||
論文抄録 | ||||||||||||
内容記述タイプ | Other | |||||||||||
内容記述 | 本稿ではCPUパイプラインの命令発行部多重化によるステージ利用の効率化を図る. 高速化のため, CPUパイプラインのステージ構造に注目して利用効率の向上を目指す. CPUパイプラインにおいて分岐命令は, 機能ユニットがあるEXステージ以降を使用せずに処理可能である. 分岐命令と同時に次の命令を呼び出し未使用のEXステージ以降を利用することで, ステージの利用効率を高める. 命令発行部の多重化が必要となるが, 回路量の大きい機能ユニットの多重化を避けることにより回路量及び消費電力のオーバーヘッドを抑えた高速化が可能となる. 本手法によりMIPSアーキテクチャにおいて約5%から23%の速度向上が可能となる. | |||||||||||
書誌レコードID | ||||||||||||
収録物識別子タイプ | NCID | |||||||||||
収録物識別子 | AN00349328 | |||||||||||
書誌情報 |
第78回全国大会講演論文集 巻 2016, 号 1, p. 121-122, 発行日 2016-03-10 |
|||||||||||
出版者 | ||||||||||||
言語 | ja | |||||||||||
出版者 | 情報処理学会 |