@article{oai:ipsj.ixsq.nii.ac.jp:00016034,
 author = {斉藤年史 and 土井, 俊雄 and 西川, 岳 and 前川, 博俊 and 安井, 裕 and Toshifumi, Saito and Toshio, Doi and Takeshi, Nishikawa and Hirotoshi, Maegawa and Hiroshi, Tasui},
 issue = {5},
 journal = {情報処理学会論文誌},
 month = {Sep},
 note = {本論文は 試作したLISPマシンのインタプリタの構成と 処理速度 動特性等によるマシンの評価について論じている.本マシンは リスト処理専用プロセッサEVAL II I/Oプロセッサ メインメモリからなり とくにEVAL IIは高速処理に重点をおいて設計 製作されている.本学会記号処理研究会で用いられているベンチマークテストの結果 本マシンは超大型計算機上のLISPインタプリタに匹敵する高速性能(TPU-6のsmllow binding版で2 760msec)を達成している.分岐演算と他の演算の並列処理 CARCDR演算機能 ハードウェアスタックヘのアクセスのパイプライン化などを備えたEVAL IIのアーキテクチャに対して 動特性の測定から LISPマシンヘの適合性を確認した.メインメモリのアクセス完了待ちによる EVAL IIの処理効率低下の割合を調べるため EVAL IIとメインメモリの稼動率を算出した.また EVAL IIとメインメモリのサイクルタイム比と マシンの処理速度および両者の稼動率との関係について検討した.これらの結果をもとに EVAL IIを後数台接続したリスト並列処理システムについて稼動率を推定した.その結果 EVAL II稼動率は 単体の場合に比べて大きく変化しない(4台接続した場合で約10%減少)ことがわかった.},
 pages = {689--695},
 title = {高速LISPマシンとリスト処理プロセッサEVAL II　－インタプリタによるマシンの評価－},
 volume = {24},
 year = {1983}
}