WEKO3
アイテム
機能分散型マルチマイクロプロセッサ構成による回線制御装置の設計と評価
https://ipsj.ixsq.nii.ac.jp/records/15986
https://ipsj.ixsq.nii.ac.jp/records/159867469e9f7-8079-45fa-b44b-1411573d8f11
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
|
|
Copyright (c) 1984 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1984-01-15 | |||||||
| タイトル | ||||||||
| タイトル | 機能分散型マルチマイクロプロセッサ構成による回線制御装置の設計と評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | System Design and Evaluation of Line Control Unit with Functionally Distributed Multi - Microprocessor Architecture | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 論文 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 日本電信電話公社横須賀電気通信研究所通信制御研究室 | ||||||||
| 著者所属 | ||||||||
| 日本電信電話公社横須賀電気通信研究所通信制御研究室 | ||||||||
| 著者所属 | ||||||||
| 日本電信電話公社横須賀電気通信研究所通信制御研究室 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Communication Control System Section, Yokosuka Electrical Communication Laboratory, N.T.T | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Communication Control System Section, Yokosuka Electrical Communication Laboratory, N.T.T | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Communication Control System Section, Yokosuka Electrical Communication Laboratory, N.T.T. | ||||||||
| 著者名 |
下村, 二三男
山田, 俊文
酒井, 保良
× 下村, 二三男 山田, 俊文 酒井, 保良
|
|||||||
| 著者名(英) |
Fumio, Shimomura
Toshifumi, Yamada
Yasuyoshi, Sakai
× Fumio, Shimomura Toshifumi, Yamada Yasuyoshi, Sakai
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | データ通信網の発展拡大のためには 網内での各種プロセッサにおいて通信インタフェースを司る回線制御装置(LCU)の高機能化 高性能化を低価格で達成する必要がある.最近の各種LSIの高機能・低価格化に伴い LCUの構成法として汎用のマイクロプロセッサ(μP)と通信制御用LSIを用いμPで回線制御機能を分担し さらにμPをトリー状に接続して多数回線を収容可能とする機能分散形のマルチμP方式が採用されつつある.本論文では まず一般論としてマルチμP方式LCUのハードウェア構成をモデル化し μPで収容可能な機能分担範囲と回線数の算出法 および上位プロセッサとの接続法を明らかにする.次いで具体的な設計事例としてμPにZ-80 通信制御LSIにECL-1533を用いたLCUについて μPでブロックの組立・分解レベルを分担しアセンブラ言語で記述した場合1 2O0bit/secの半二重回線を16回線収容可能なこと また本μPを16個トリー状に接続し256回線を収容するLCUの場合 各μPへのスキャンタイムは約5μs となること 等を示す.最後に これら設計値に基づく性能目標値について上位プロセッサ上で走行するテストプログラムを用いた実測により目標達成を確認したことを示す. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 25, 号 1, p. 74-84, 発行日 1984-01-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||