WEKO3
アイテム
高速パケット伝送路用コマンド多重処理形前置処理装置
https://ipsj.ixsq.nii.ac.jp/records/15819
https://ipsj.ixsq.nii.ac.jp/records/15819c609c244-30c7-4df7-b782-92bef84917c2
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-JNL2602002.pdf (611.7 kB)
|
Copyright (c) 1985 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1985-03-15 | |||||||
| タイトル | ||||||||
| タイトル | 高速パケット伝送路用コマンド多重処理形前置処理装置 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Front End Processor with Parallel Command Processing Feature foz High Speed Packet Multiplexed Line | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 論文 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所大みか工場 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所大みか工場 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所大みか工場 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi,Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Omika Works, Hitachi, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Omika Works, Hitachi,Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Omika Works, Hitachi,Ltd | ||||||||
| 著者名 |
寺田, 松昭
高木, 悟
樫尾, 次郎
安元, 精一
伏見, 仁志
中西, 宏明
× 寺田, 松昭 高木, 悟 樫尾, 次郎 安元, 精一 伏見, 仁志 中西, 宏明
|
|||||||
| 著者名(英) |
Matsuaki, Terada
Satoru, Takgi
Jiro, Kashio
Seiichi, Yasumoto
Hitoshi, Fushimi
Hiroaki, Nakanishi
× Matsuaki, Terada Satoru, Takgi Jiro, Kashio Seiichi, Yasumoto Hitoshi, Fushimi Hiroaki, Nakanishi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 近年計算機制御システムの大規模化が進み 計算機間のデータ転送性能の向上が強く求められている.筆者らは 先に前置処理装置(FEP)によって データ転送性能を向上する方式をとりあげ FEPの方式提案(FEP I)と性能向上度合の実験的評価とを行った.本論文では FEP Iで問題になったハード量を削減するため 新しいFEPの方式提案(FEP II)と実測およびシミュレーションによる性能評価とを行っている.(1)ハード量削減のため FEPを1台の高速マイクロコンピュータで構成し 多数のコマンドを同時に処理する.(2)性能を向上するため FEPのソフトウェア構造をコンパクトなスケジューラのもとで動くマルチタスク構造とし 処理の並列化を行う.(3)この方式を満たすFEPをビットスライスマイクロプロセッサを用いて開発し 性能をシミュレーションで求め マイコン1台でも十分な性能が得られることを確認している. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 26, 号 2, p. 219-227, 発行日 1985-03-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||
