高級言語による仕様記述に基づく回路のデータパス系自動設計法

• Item type: Journal(1)
• 公開日: 1987-01-15
• タイトル: 高級言語による仕様記述に基づく回路のデータパス系自動設計法
• タイトル / 言語: en
• タイトル: Automatic Data Path Synthesis Method Based on High Level Specification Description
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論文
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: CADシステム
• 著者所属: 早稲田大学理工学部電気工学科
• 著者所属: 早稲田大学理工学部電気工学科
• 著者所属: 早稲田大学理工学部電気工学科／現在 （株）東芝から（財）新世代コンピュータ技術開発機構へ出向
• 著者所属(英): en
• 著者所属(英): Department of Electrical Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Department of Electrical Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Department of Electrical Engineering, Waseda University
• 著者名: 白井, 克彦; 竹沢, 寿幸; 永井, 保夫
• 著者名(英): Katsuhiko, Shirai; Toshiyuki, Takezawa; Yasuo, Nagai
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 今後のVLSI設計においては 個別的で多様な要求に対してどのようにしてその機能を的確に実現するかが重要な問題の一つである.例えば 信号処理のユーザにとっては ユーザごとにアルゴリズムや処理時間に対する制約が異なるうえに 高速化 小型化の要求が強いため 高級言語で記述された仕様から回路の設計支援がなされれば非常に有効であろう.そこで 高級言語で記述されたアルゴリズムと処理時間に対する制約からデータパス系を設計する方法を検討してみた.まず 入力されたアルゴリズムのフロー解析を行い 演算器や記憶要素を割り当てる.次に プロダクション・システムの手法により要求される制約を満足する範囲内で回路の変更を繰り返す.回路の性能としては入力されたアルゴリズムの処理時間を評価し 設計の妥当性を保証した.処理時間を満たす範囲内であればコストが小さい方がよいと考え 構成要素数を減らすルールを与えた.実験システムを作成し ラティス・フィルタ等の仕様を与え いくつかの実験を行った.その結果 この手法がデータパス系の設計に関してはある程度有効であることが確認できた.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 28, 号 1, p. 99-108, 発行日 1987-01-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764