| Item type |
SIG Technical Reports(1) |
| 公開日 |
2016-01-12 |
| タイトル |
|
|
タイトル |
分散ルータによる高性能ＮoC |
| タイトル |
|
|
言語 |
en |
|
タイトル |
An Efficient NoC with Decentralized Routers |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
ネットワーク |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
慶應義塾大学大学院理工学研究科 |
| 著者所属 |
|
|
|
慶應義塾大学大学院理工学研究科 |
| 著者所属 |
|
|
|
国立情報学研究所 |
| 著者所属 |
|
|
|
慶應義塾大学大学院理工学研究科 |
| 著者所属 |
|
|
|
慶應義塾大学大学院理工学研究科 |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者所属(英) |
|
|
|
en |
|
|
National Institute of Informatics |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者所属(英) |
|
|
|
en |
|
|
Keio University |
| 著者名 |
安戸, 僚汰
松谷, 宏紀
鯉渕, 道紘
天野, 英晴
中村, 維男
|
| 著者名(英) |
Ryota, Yasudo
Hiroki, Matsutani
Michihiro, Koibuchi
Hideharu, Amano
Tadao, Nakamura
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
半導体技術の微細化に付随して，エネルギーと遅延の双方で配線がボトルネックになる．我々は研究対象を Networks-on-Chip (NoC) にフォーカスした上で，この問題を解決するために分散ルータという設計概念を考案した．当該アーキテクチャでは，ルータの機能を複数のサブモジュールに分散実装し，それらをリンク上の任意の位置に置くことができると仮定する．我々の先行研究では遅延のみを最適化してきたが，本来ならばエネルギーも考慮しなければならない．そこで本報告では，リピーターを挿入したリンクの遅延・電力評価に基づいてモデリングを行うことで，最もエネルギー効率の良い配置・リピーターサイズを求める方法を提示し，その結果について考察する．評価は 4 つのプロセス，4 つのトポロジ，3 つのネットワークサイズを含んだ広いものであるが，どのケースにおいても分散ルータは既存のルータを最大動作周波数，Energy Delay Product (EDP) ともに上回ることがわかった．特に Flattened Butterfly のような高性能トポロジにおいて分散ルータは効果的であり，60％以上の EDP 削減を達成した． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
研究報告システム・アーキテクチャ（ARC）
巻 2016-ARC-218,
号 26,
p. 1-6,
発行日 2016-01-12
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ARC16218026.pdf (1.0 MB)
