アナログバウンダリスキャンを用いた三次元積層後のTSV抵抗の精密計測法の実装について

• Item type: SIG Technical Reports(1)
• 公開日: 2015-11-24
• タイトル: アナログバウンダリスキャンを用いた三次元積層後のTSV抵抗の精密計測法の実装について
• タイトル / 言語: en
• タイトル: Implementation of Precision Resistance Measurement of TSVs Using Analog Boundary Scan
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 予測と測定
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 愛媛大学大学院理工学研究科
• 著者所属: 愛媛大学大学院理工学研究科
• 著者所属: 愛媛大学大学院理工学研究科／富士通株式会社
• 著者所属: 愛媛大学大学院理工学研究科
• 著者所属: 愛媛大学大学院理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Ehime University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Ehime University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Ehime University / FUJITSU LTD.
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Ehime University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Engineering, Ehime University
• 著者名: 王, 森レイ; 香川, 敬祐; 亀山, 修一; 樋上, 喜信; 高橋, 寛
• 著者名(英): Senling, Wang; Keisuke, Kagawa; Shuichi, Kameyama; Yoshinobu, Higami; Hiroshi, Takahashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，半導体デバイスの高性能化・多機能化を向上させるために，Through Silicon Via(TSV) を利用した三次元積層技術の実用化が進められている．一方，製造不良による TSV での欠陥 （ボイド，ピンホールなど） は積層したチップ間の接続障害の重要な原因のひとつである．製品の歩留まり改善及び品質向上のためには積層後のチップ間の TSV 抵抗を高精度で計測することは非常に効果的な手段となる．文献 [4] ではアナログバウンダリスキャン技術を利用した TSV 抵抗の精密計測法を提案した．本研究ではアナログバウンダリスキヤンによる TSV 抵抗計測回路の回路設計及び実装設計を行い，提案した TSV 抵抗精密計測法の実現性を検証した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Through Silicon Vias (TSV) based Three-Dimensional Stacking technology provides a solution to enable the continuing development of high-performance/multifunction ICs. Manufacturing defects such as Voids/Pinholes within the TSV have emerged as a big concern that they may cause interconnect failure between the stacked dies in 3D-IC. Measuring/Monitoring the resistance of TSVs is necessary for improving the yield and quality of 3D-IC. In [4], authors have introduced a novel method to measure the resistance of high density post-bond TSVs with high precision by using Analog Boundary-Scan technology. In this paper, we design and implement the proposed method on a chip and evaluate its area overhead.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2015-SLDM-173, 号 34, p. 1-6, 発行日 2015-11-24
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会