{"created":"2025-01-18T22:48:18.496797+00:00","metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00014514","sets":["581:781:790"]},"path":["790"],"owner":"11","recid":"14514","title":["レジスタウィンドウ方式を用いた凝似ベクトルプロセッサの評価"],"pubdate":{"attribute_name":"公開日","attribute_value":"1993-04-15"},"_buckets":{"deposit":"94c9ef9a-029b-4d7c-9afd-7f04868b1934"},"_deposit":{"id":"14514","pid":{"type":"depid","value":"14514","revision_id":0},"owners":[11],"status":"published","created_by":11},"item_title":"レジスタウィンドウ方式を用いた凝似ベクトルプロセッサの評価","author_link":["361505","361504","361501","361506","361503","361502"],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"レジスタウィンドウ方式を用いた凝似ベクトルプロセッサの評価"},{"subitem_title":"Evaluation of Pseudo Vector Processor Based on Register Window","subitem_title_language":"en"}]},"item_keyword":{"attribute_name":"キーワード","attribute_value_mlt":[{"subitem_subject":"特集：並列処理（論文賞受賞）","subitem_subject_scheme":"Other"}]},"item_type_id":"2","publish_date":"1993-04-15","item_2_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"筑波大学電子・情報工学系"},{"subitem_text_value":"筑波大学大学院工学研究科"},{"subitem_text_value":"筑波大学電子・情報工学系"}]},"item_2_text_4":{"attribute_name":"著者所属(英)","attribute_value_mlt":[{"subitem_text_value":"Institute of Information Sciences and Electronics, University of Tsukuba","subitem_text_language":"en"},{"subitem_text_value":"Doctoral Program of Engineering, University of Tsukuba","subitem_text_language":"en"},{"subitem_text_value":"Institute of Information Sciences and Electronics, University of Tsukuba","subitem_text_language":"en"}]},"item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/14514/files/IPSJ-JNL3404014.pdf","label":"IPSJ-JNL3404014"},"date":[{"dateType":"Available","dateValue":"1995-04-15"}],"format":"application/pdf","billing":["billing_file"],"filename":"IPSJ-JNL3404014.pdf","filesize":[{"value":"1.3 MB"}],"mimetype":"application/pdf","priceinfo":[{"tax":["include_tax"],"price":"660","billingrole":"5"},{"tax":["include_tax"],"price":"330","billingrole":"6"},{"tax":["include_tax"],"price":"0","billingrole":"8"},{"tax":["include_tax"],"price":"0","billingrole":"44"}],"accessrole":"open_date","version_id":"92c24e47-5963-4c7c-be43-2357214b1b5d","displaytype":"detail","licensetype":"license_note","license_note":"Copyright (c) 1993 by the Information Processing Society of Japan"}]},"item_2_creator_5":{"attribute_name":"著者名","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"中村, 宏"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"位守, 弘充"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"中澤, 喜三郎"}],"nameIdentifiers":[{}]}]},"item_2_creator_6":{"attribute_name":"著者名(英)","attribute_type":"creator","attribute_value_mlt":[{"creatorNames":[{"creatorName":"Hiroshi, Nakamura","creatorNameLang":"en"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"Hiromitsu, Imorl","creatorNameLang":"en"}],"nameIdentifiers":[{}]},{"creatorNames":[{"creatorName":"Kisaburo, Nakazawa","creatorNameLang":"en"}],"nameIdentifiers":[{}]}]},"item_2_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN00116647","subitem_source_identifier_type":"NCID"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_6501","resourcetype":"journal article"}]},"item_2_source_id_11":{"attribute_name":"ISSN","attribute_value_mlt":[{"subitem_source_identifier":"1882-7764","subitem_source_identifier_type":"ISSN"}]},"item_2_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"レジスタウィンドウ方式を用いてベクトル計算を高速に処理する新しい擬似ベクトルプロセッサを提案する。提案するプロセッサは、スーパスカラ方式を前提としているが基本的にスカラアーキテクチャであり、ベクトル命令やベクトルレジスタを有するものではない。スカラプロセッサではキャッシュミス時の主記億アクセスペナルティによる実効性能の低下が問題となる。ここで提案するプロセッサでは、データキャッシュの代りにレジスタウィンドウ方式により拡張した浮動小数点レジスタを採用し、さらに主記憶アクセスをパイプライン化することでこれを解決する。1つのベクトル命令の処理内容は複数のスカラ命令を垂直マイクロプログラム的に便用することにより擬似的に処理される。これらの特徴により、提案するプロセッサは既存のスカラアーキテクチャとの上位互換性を保つことが可能である。本論文では、提案するプロセッサのアーキテクチャとその処理原理を説明し、ベンチマークを用いた性能評価結果を示す、評価した結果、提案するプロセッサは主記億アクセスペナルティが20CPU Cycleの時に、拡張を行わないスカラプロセッサに対して約10借の性能、キャッシュヘのプリフェッチを行うプロセッサに対しても約1.4倍の性能を達成することがわかった。また、30CPU Cycle程度までの主記億アクセスペナルティをほぽ完全に隠せることがわかった、また、レジスタウィンドウの構成方法の相違による性能への影響についても検討した。これらの評価結果より、提案するプロセッサは主記億アクセスペナルティによって実効性能が低下することなく、高速にベクトル計算を処理できると結論できた。","subitem_description_type":"Other"}]},"item_2_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"680","bibliographic_titles":[{"bibliographic_title":"情報処理学会論文誌"}],"bibliographicPageStart":"669","bibliographicIssueDates":{"bibliographicIssueDate":"1993-04-15","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"4","bibliographicVolumeNumber":"34"}]},"relation_version_is_last":true,"item_2_alternative_title_2":{"attribute_name":"その他タイトル","attribute_value_mlt":[{"subitem_alternative_title":"ベクトルプロセッサ"}]},"weko_creator_id":"11"},"id":14514,"updated":"2025-01-20T06:33:03.189469+00:00","links":{}}