@techreport{oai:ipsj.ixsq.nii.ac.jp:00144836,
 author = {奥田, 勝己 and 竹山, 治彦},
 issue = {2},
 month = {Aug},
 note = {命令セットシミュレータ （ISS：Instruction Set Simulator） は，組込みシステムの仮想開発環境の構築に不可欠なソフトウェアである．組込みシステムの開発では，新規アーキテクチャの CPU や専用プロセッサを含む多種多様なプロセッサが採用される．このため，組込みシステムの開発に ISS を適用するためには，ISS の構築を効率化する自動生成技術が必要である．ISSの命令デコーダを自動生成する手法は従来から存在するが，変則的な命令セットに対応した手法は確立されておらず，自動生成可能な命令セットは限定的である．そこで，本論文では変則的な命令セットに対応した命令デコーダ生成手法を提案する．一般に命令デコーダ生成手法は，デコードエントリの集合を分割しながら再帰的にデコードツリーを生成する．提案手法では，集合の分割時にオペコード情報のみでなく，除外条件を用いることで変則的な命令セットに対応することを特徴とする．ARM と MIPS64 を対象として提案手法を適用した結果，変則的な命令セットに対しても効率的な命令デコーダを生成可能であることを確認した．},
 title = {変則的な命令セットに対応した命令デコーダの自動生成手法},
 year = {2015}
}