@techreport{oai:ipsj.ixsq.nii.ac.jp:00142115,
 author = {坂本, 龍一 and 小柴, 篤史 and 佐藤, 未来子 and 並木, 美太郎 and 近藤, 正章 and 中村, 宏},
 issue = {3},
 month = {May},
 note = {近年 FPGA を用いたアクセラレーションが注目されている．FPGA による高性能化のアプローチでは FPGA 外のオフチップメモリへのメモリアクセスを抑制することが重要である．そのため，FPGA 内部でデータを受け渡すパイプライン並列や，データのローカリティを生かすためのネストが用いられる．さらに，近年これらの背景を受け，OpenCL 2.0 にてパイプライン並列とネストがサポートされた．一方で，パイプライン並列やネストは細粒度な実効制御が必要であり，従来の実行方式では制御に要するオーバヘッドが発生し，パイプライン並列やネストが有効に利用できない．そこで，本研究では FPGA アクセラレーション環境を対象とし，実行制御を有効に行うためのハードウェアとシステムソフトウェアについての検討を示す．},
 title = {FPGAアクセラレーション向けの実行制御の高速化とシステムソフトウェアの検討},
 year = {2015}
}