Item type |
SIG Technical Reports(1) |
公開日 |
2015-05-07 |
タイトル |
|
|
タイトル |
実時間組み込みソフトウェア解析のためのHW/SW協調検査 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Interrupt Analysis for Realtime Software based on HW/SW Co-Testing using Concolic Test |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
解析問題 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
著者所属 |
|
|
|
東京大学大学院工学系研究科電気系工学専攻 |
著者所属 |
|
|
|
東京大学大学院工学系研究科電気系工学専攻 |
著者所属 |
|
|
|
東京大学大規模集積システム設計教育研究センター |
著者所属(英) |
|
|
|
en |
|
|
Dept. of Electrical Engineering and Information Systems, The University of Tokyo |
著者所属(英) |
|
|
|
en |
|
|
Dept. of Electrical Engineering and Information Systems, The University of Tokyo |
著者所属(英) |
|
|
|
en |
|
|
VLSI Design and Education Center, The University of Tokyo |
著者名 |
木村, 悠介
ガラバギ, アミル マスード
藤田, 昌宏
|
著者名(英) |
Yusuke, Kimura
Amir Masoud, Gharehbaghi
Masahiro, Fujita
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
組込みシステムのソフトウェアが複雑化する中で,ソフトウェアの検証をより効率よく行うことが重要になっている.割り込み処理は組み込みシステムを特徴付ける機能の 1 つであり,本稿ではこの割り込み処理の検証方法に注目する.通常割り込み処理を含むソフトウェアは,手動でのテストパターン入力によって検証されている.割り込み処理信号を自動でソフトウェア実行中に網羅的に入力して解析するツールはない.本研究では,コンコリック実行ツールを用いて割り込み処理を網羅的に解析する手法を紹介する.また,膨大な実行パス数を削減するために,検証対象の Simulink モデルで得られた入出力データから制約情報を抽出し,それを検証に利用する手法も提案する.実験では,組み込みソフトウェアの実行パスを網羅するテストパターンを実際に生成する.また,制約情報を用いてテストパターン数が大幅に削減でき,効率よくソフトウェアを解析出来ることを示す. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
As the software of embedded system becomes more complex, its verification should be much more efficient. Interrupt is one of characteristic functions of real time embedded systems, and the paper is focusing on verification of interruptions. There has been no automatic verification tool to comprehensively analyze interrupts. In this paper, we propose a comprehensive analysis method using Concolic Execution tool. In order to reduce the number of huge test patterns, we extract the restrictons from Simulink model for the target embedded system, and apply them to the verification. We conducted an experiment and gernerated the test patterns to analyze embedded system's interrupts. The experimental results show that the restrictions significantly reduce the number of test patterns and make the verification much more efficient. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA11451459 |
書誌情報 |
研究報告システムとLSIの設計技術(SLDM)
巻 2015-SLDM-171,
号 8,
p. 1-6,
発行日 2015-05-07
|
ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8639 |
Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |