@article{oai:ipsj.ixsq.nii.ac.jp:00141558,
 author = {成子, 貴洋 and 平木, 敬 and Takahiro, Naruko and Kei, Hiraki},
 issue = {1},
 journal = {情報処理学会論文誌コンピューティングシステム（ACS）},
 month = {Mar},
 note = {チップあたりのコア数が増加するのにともない，コア間の通信基盤としてチップ上のインターコネクションネットワークであるNetwork-on-Chip（NoC）が用いられている．NoCはバスと比べ高いスループットを提供できるものの，コア数が大きくなるにつれネットワークのサイズが大きくなるため，チップ全体の性能や消費電力に及ぼす影響が大きなものとなっている．ルータバイパス法は，パケットの中間ルータの非同期的な通過を可能にする手法である．この手法を用いることで，ネットワークのレイテンシの削減が可能である．一方で，ルータバイパス法の先行研究では消費電力の削減は得られない．本論文では，高エネルギー効率ルータバイパス法（EERB）を提案する．EERBはルータバイパス法を活用し，性能改善に加え，消費電力の削減を実現する．シミュレーションにより，EERBを用いることで，低レイテンシと低消費電力を同時に実現できることが示された．, Since the number of cores on a chip has been increasing, processors have on-chip interconnection networks to realize efficient intra-chip communication. These networks are called Network-on-Chip, or NoC. Although NoCs provide abundant throughput, they affect performance and power consumption of a chip because they become bigger in proportion to the core-count. Router bypassing technique is a technique which reduces network latency by enabling flits to skip intermediate routers asynchronously. This technique, however, cannot reduce power consumption. In this work, we propose Energy Efficient Router Bypassing (EERB) that employ router bypassing to reduce power consumption in addition to network latency. Simulation results show that EERB reduces both latency and power consumption of an NoC.},
 pages = {12--21},
 title = {高エネルギー効率ルータバイパス法（EERB）による省電力NoC},
 volume = {8},
 year = {2015}
}