WEKO3
アイテム
ワードレベル論理式の充足可能性判定問題を利用したシステムレベル設計デバッグ支援手法
https://ipsj.ixsq.nii.ac.jp/records/139541
https://ipsj.ixsq.nii.ac.jp/records/1395414557eb00-6da9-43cf-9c0e-b2ecbcb401f3
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00006870438.pdf (216.0 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 2010-03-08 | |||||
| タイトル | ||||||
| タイトル | ワードレベル論理式の充足可能性判定問題を利用したシステムレベル設計デバッグ支援手法 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | A Debugging Support Method for System-Level Designs by Using Word-Level Satisfiability Problem | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 東京大学大学院工学系研究科電気系工学専攻 | ||||||
| 著者所属 | ||||||
| 東京大学大学院工学系研究科電子工学専攻 | ||||||
| 著者所属 | ||||||
| 東京大学大規模集積システム設計教育研究センター | ||||||
| 著者所属 | ||||||
| 東京大学大規模集積システム設計教育研究センター:科学技術振興機構戦略的創造研究推進事業CREST | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Department of Electrical Engineering and Information Systems, The University of Tokyo | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Department of Electronic Engineering, The University of Tokyo | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| VLSI Design and Education Center, The University of Tokyo | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| VLSI Design and Education Center, The University of Tokyo:CREST, JST | ||||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第72回, 号 アーキテクチャ, p. 153-154, 発行日 2010-03-08 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
