サイクル時間評価による命令レベル並列処理マシンの性能比較

• Item type: Journal(1)
• 公開日: 1997-09-15
• タイトル: サイクル時間評価による命令レベル並列処理マシンの性能比較
• タイトル / 言語: en
• タイトル: Performance Comparison of Parallel Instruction Execution Machines with Cycle Time Evaluation
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特集：並列処理（論文賞受賞）
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: 性能評価
• 著者所属: 三菱電機株式会社マイコン・ASIC事業統括部
• 著者所属: 名古屋大学大学院工学研究科電子情報専攻
• 著者所属: 三菱電機株式会社システムLSI開発研究所
• 著者所属: 三菱電機株式会社システムLSI開発部
• 著者所属(英): en
• 著者所属(英): Microcomputer & ASIC Division, Mitsubishi Electric Corporation
• 著者所属(英): en
• 著者所属(英): Department of Information Electronics, School of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): System LSI Laboratory, Mitsubishi Electric Corporation
• 著者所属(英): en
• 著者所属(英): System LSI Development Division, Mitsubishi Electric Corporation
• 著者名: 原, 哲也; 安藤, 秀樹; 中西, 知嘉子; 中屋, 雅夫
• 著者名(英): Tetsuya, Hara; Hideki, Ando; Chikako, Nakanishi; Masao, Nakaya
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，高性能なマイクロプロセッサはスーパスカラ技術を多く取り入れている．これに対して，ハードウェアが複雑で性能改善が困難なスーパスカラ・マシンに代わって，簡単なハードウェアで実現できるVLIWマシンが期待されている．しかし，単純なVLIWマシンでは投機的実行が大きく制限され，本当にスーパスカラ・マシンの性能を上回ることができるかどうかは疑問である．そこで我々は，プレディケーティングと呼ぶ投機的実行を支援する機構を提案した．この機構は，VLIWマシンにおける投機的実行に関して従来コンパイラが課せられていた制限を取り除くことができ，評価の結果，実行サイクル数を大幅に削減できることが分かった．種々の命令レベル並列処理マシンの性能を比較するには，従来の研究で行われてきたサイクル数による評価だけでなく，アーキテクチャがサイクル時間に与える影響も評価しなければならない．本論文では，スーパスカラ・マシン，単純なVLIWマシン，プレディケーティングを備えたVLIWマシンについて，実行サイクル数とサイクル時間の両方を評価し，総合的な性能評価を行った．その結果，単純なVLIWマシンはスーパスカラ・マシンの性能を僅かしか上回ることはできない．これに対して，プレディケーティングを備えたVLIWマシンは，スーパスカラ・マシンの性能を大きく上回り，1．41倍高速であることが分かった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recent high-performance microprocessors use superscalar techniques.Further performance improvement is difficult because of the hardware complexity.A VLIW machine which can be implemented with simple hardware is expected as a next generation microprocessor.Yet speculative execution is severely restricted in a simple VLIW machine.Thus,it is a question whether the simple VLIW machine really outperforms the superscalar machine.Recently we proposed a mechanism called predicating that supports speculative execution.Predicating removes constraints imposed on the compiler's speculative code motion.Our evaluation showed significant reduction of cycle counts.To compare performance of parallel instruction execution machines,it is required to evaluate how much each machine architecture affects cycle time as well as cycle counts;previous studies evaluate only cycle count speedup.This paper evaluates overall performance of a superscalar machine,a simple VLIW machine,and a VLIW machine with predicating through evaluation of both cycle counts and cycle time.Our evaluation shows that the simple VLIW machine slightly outperforms the superscalar machine while the VLIW machine with predicating achieves a significant speedup of 1.41×over the superscalar machine.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 38, 号 9, p. 1745-1760, 発行日 1997-09-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764