WEKO3
アイテム
分散共有メモリでのキャッシュ・コヒーレンシ制御方式
https://ipsj.ixsq.nii.ac.jp/records/129962
https://ipsj.ixsq.nii.ac.jp/records/1299627bb09ac7-b5a4-483a-be01-4f9350e18246
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001330193.pdf (149.0 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1996-03-06 | |||||
| タイトル | ||||||
| タイトル | 分散共有メモリでのキャッシュ・コヒーレンシ制御方式 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | A Cache-Coherence Control Mechanism for A Distributed Shared-Memory System. | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 株式会社 東芝 情報・通信システム技術研究所 | ||||||
| 著者所属 | ||||||
| 株式会社 東芝 情報・通信システム技術研究所 | ||||||
| 著者所属 | ||||||
| 株式会社 東芝 情報・通信システム技術研究所 | ||||||
| 著者所属 | ||||||
| 株式会社 東芝 情報・通信システム技術研究所 | ||||||
| 著者所属 | ||||||
| 株式会社 東芝 情報・通信システム技術研究所 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Information and Communication Systems Laboratory,Toshiba Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Information and Communication Systems Laboratory,Toshiba Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Information and Communication Systems Laboratory,Toshiba Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Information and Communication Systems Laboratory,Toshiba Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Information and Communication Systems Laboratory,Toshiba Corporation | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 中規模のマルチプロセッサとして,スヌープキャッシュを備えるマイクロプロセッサを用いたバス結合共有メモリアーキテクチャによるシステムが提案/実用化されている. しかし最近のマイクロプロセッサの高性能化からバスに要求される処理能力の増加,また動作の高速化による実装上の問題から単一のバスに接続できるプロセッサ数の制限が厳しくなってきている. これらの問題に対処する方法として分散共有メモリアーキテクチャを応用することが考えられる.今回我々は,バス結合による分散共有メモリアーキテクチャのシステムにおいて,スヌープキャッシュ/メモリのコヒーレンシ制御を行う方式について提案する. | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第52回, 号 並列処理, p. 143-144, 発行日 1996-03-06 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
