{"metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00127018","sets":["6504:8067:8076"]},"path":["8076"],"owner":"1","recid":"127018","title":["VHDLシミュレーションにおけるバス入出力方向判定方式"],"pubdate":{"attribute_name":"公開日","attribute_value":"1994-09-20"},"_buckets":{"deposit":"8c0cfbe9-4b6e-40d7-9528-d5b737786de6"},"_deposit":{"id":"127018","pid":{"type":"depid","value":"127018","revision_id":0},"owners":[1],"status":"published","created_by":1},"item_title":"VHDLシミュレーションにおけるバス入出力方向判定方式","author_link":[],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"VHDLシミュレーションにおけるバス入出力方向判定方式"},{"subitem_title":"An Approach to Detection of Input/Output Direction on Bidirectional Port in VHDL Simulation","subitem_title_language":"en"}]},"item_type_id":"22","publish_date":"1994-09-20","item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_22_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"(株)日立製作所中央研究所"},{"subitem_text_value":"(株)日立製作所中央研究所"},{"subitem_text_value":"(株)日立製作所中央研究所"},{"subitem_text_value":"(株)日立製作所中央研究所"}]},"item_22_text_4":{"attribute_name":"著者所属(英)","attribute_value_mlt":[{"subitem_text_value":"Central Research Laboratory, Hitachi, Ltd.","subitem_text_language":"en"},{"subitem_text_value":"Central Research Laboratory, Hitachi, Ltd.","subitem_text_language":"en"},{"subitem_text_value":"Central Research Laboratory, Hitachi, Ltd.","subitem_text_language":"en"},{"subitem_text_value":"Central Research Laboratory, Hitachi, Ltd.","subitem_text_language":"en"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/127018/files/KJ00001340519.pdf"},"date":[{"dateType":"Available","dateValue":"1994-09-20"}],"format":"application/pdf","filename":"KJ00001340519.pdf","filesize":[{"value":"182.2 kB"}],"mimetype":"application/pdf","accessrole":"open_date","version_id":"851c0d96-abd1-41ee-b8ee-b4ec1e41347c","displaytype":"detail","licensetype":"license_note"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_5794","resourcetype":"conference paper"}]},"item_22_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN00349328","subitem_source_identifier_type":"NCID"}]},"item_22_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"VHDLなどのハードウェア記述言語による高位記述が一般的になっているが、その一方で、高性能CPUなどの場合、性能にクリテイカルなブロックについてはゲートレベルの論理設計も行われている。この不良追跡のためにはブロック単体のゲートレベル・シミュレーションが処理速度、扱い規模の点から現実的であるが、テストパタンの作成が困難である。理由は、回路全体の外部インタフェース仕様に較べて回路内部のブロック間インタフェース仕様はより複雑になること、ブロック単体の動作を理解しなければならないことが挙げられる。そこで、図1に示すように高位記述の全体シミュレーションから波形を抽出し、ブロック単体用パタンとして利用することが考えられる。抽出波形を利用するには、これを入力であれば入力波形へ、出力であれば期待波形に分類しなければならない。ここで、バスに接続する入出力の両方に用いられる双方向ポートについては、シミュレーション実行時に初めて方向が判明するため、抽出の瞬間における入出力方向を判定する必要がある。本報では、VHDLシミュレーションにおいて、バスに接続する双方向ポートに関する、データの入出力方向を判定する方法を提案する。","subitem_description_type":"Other"}]},"item_22_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"134","bibliographic_titles":[{"bibliographic_title":"全国大会講演論文集"}],"bibliographicPageStart":"133","bibliographicIssueDates":{"bibliographicIssueDate":"1994-09-20","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"ハードウェア","bibliographicVolumeNumber":"第49回"}]},"relation_version_is_last":true,"weko_creator_id":"1"},"updated":"2025-01-21T01:30:49.450690+00:00","created":"2025-01-19T00:06:35.426727+00:00","links":{},"id":127018}