WEKO3
アイテム
VHDLシミュレーションにおけるバス入出力方向判定方式
https://ipsj.ixsq.nii.ac.jp/records/127018
https://ipsj.ixsq.nii.ac.jp/records/127018a1fdf494-8081-4493-b3fa-a7bd6a580607
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001340519.pdf (182.2 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1994-09-20 | |||||
| タイトル | ||||||
| タイトル | VHDLシミュレーションにおけるバス入出力方向判定方式 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | An Approach to Detection of Input/Output Direction on Bidirectional Port in VHDL Simulation | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| (株)日立製作所中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所中央研究所 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Laboratory, Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Laboratory, Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Laboratory, Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Central Research Laboratory, Hitachi, Ltd. | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | VHDLなどのハードウェア記述言語による高位記述が一般的になっているが、その一方で、高性能CPUなどの場合、性能にクリテイカルなブロックについてはゲートレベルの論理設計も行われている。この不良追跡のためにはブロック単体のゲートレベル・シミュレーションが処理速度、扱い規模の点から現実的であるが、テストパタンの作成が困難である。理由は、回路全体の外部インタフェース仕様に較べて回路内部のブロック間インタフェース仕様はより複雑になること、ブロック単体の動作を理解しなければならないことが挙げられる。そこで、図1に示すように高位記述の全体シミュレーションから波形を抽出し、ブロック単体用パタンとして利用することが考えられる。抽出波形を利用するには、これを入力であれば入力波形へ、出力であれば期待波形に分類しなければならない。ここで、バスに接続する入出力の両方に用いられる双方向ポートについては、シミュレーション実行時に初めて方向が判明するため、抽出の瞬間における入出力方向を判定する必要がある。本報では、VHDLシミュレーションにおいて、バスに接続する双方向ポートに関する、データの入出力方向を判定する方法を提案する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第49回, 号 ハードウェア, p. 133-134, 発行日 1994-09-20 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
