@inproceedings{oai:ipsj.ixsq.nii.ac.jp:00127001,
 book = {全国大会講演論文集},
 issue = {ハードウェア},
 month = {Sep},
 note = {レジスタ転送レベルの回路仕様を記述し,それらから論理合成を行うという,高位合成において,高信頼という立場からは,システムの入力となる回路記述が正しい(要求仕様を満たす)かどうかを形式的に検証できることが望ましい.我々は,代数的手法を用いた同期式順序回路の仕様記述法及び要求仕様からの段階的設計法を提案している.この設計法の特徴は,回路の要求仕様を代数的言語ASLを用いて記述し,それからレジスタ転送レベルまでの階層的設計(用いる動作アルゴリズム,部品の機能等)を形式的に記述できること,設計検証を行えること等が挙げられる.本手法により得られたレジスタ転送レベルの記述は,回路性能の評価を行い,その結果による途中レベルからの再設計を行って,より良い回路を得ること,さらに下位レベルの設計を行い実際の回路を得ることが望ましい.NTTが開発したSFL及びパルテノンは,レジスタ転送レベルの記述に対し,回路評価,論理圧縮,ネットリストの合成などを行うことができる.そこで,論理設計レベルにおけるASL記述からSFL記述への変換系を作成した.変換系で得られたSFL記述は,要求仕様を満たすことが保証されている.本報告では,CPUを例としてこれらの機能を用い階層的設計,再設計それらの検証の結果について述べる.},
 pages = {99--100},
 publisher = {情報処理学会},
 title = {代数的言語ASLによる回路設計支援システムにおけるSFL記述への詳細化とその変更及びそれらの正しさの検証},
 volume = {第49回},
 year = {1994}
}